

星间链路通信收发一体化系统设计

鲍爱达¹, 侯世豪¹, 郭鑫¹, 崔鹤², 张鑫哲¹

(1. 中北大学 动态测试技术国家重点实验室, 太原 030051;

2. 航天恒星科技有限公司, 北京 100095)

摘要: 随着卫星制造发射成本的降低以及全球通信需求的增加, 低轨星间链路技术成为研究热点; 星间链路可将多颗卫星互联, 建立具有导航和通信功能的自主运行系统, 可靠的通信技术是当前的研究重点; 为了适应外太空具有较大多普勒频移的高动态环境, 设计了星间链路通信收发一体化系统; 发射端采用 UQPSK 直接序列扩频技术, 双通道架构可同时完成不同速率的导航与通信数据的发射, 再运用 LDPC 编码技术提升数据发射速率与稳定性; 接收端采用改进的 PMF-FFT 分段捕获算法与归一化最小和 LDPC 译码算法, 以快速准确捕获星间信息; 在 FPGA 硬件平台经过多次测试, 该系统均可在高动态环境下, 正确快速捕获到多普勒频移高达 ± 341 kHz 的信号, 捕获算法时间均可保持在 200 ms 以内, 符合实际应用中的性能需求。

关键词: 星间链路; UQPSK 直接序列扩频技术; PMF-FFT; LDPC; FPGA

Design of Transceiver Integrated System for Inter-satellite Link Communication

BAO Aida¹, HOU Shihao¹, GUO Xin¹, CUI He², ZHANG Xinzhe¹

(1. State Key Laboratory of Dynamic Measurement Technology, North University of China, Taiyuan 030051, China;

2. Space Star Technology Co., Ltd., Beijing 100095, China)

Abstract: With the reduction of satellite manufacturing and launch costs and the increase in global communication needs, the low-orbit inter-satellite link technology has become a research hotspot. Inter-satellite link can interconnect multiple satellites to establish an autonomous operating system with navigation and communication functions, the reliable communication technology is currently a research focus. In order to meet the requirements of high dynamic environments with large Doppler frequency shift in outer space, an integrated inter-satellite link communication transceiver system is designed. The transmitter uses unbalanced quadrature phase shift keying (UQPSK) direct sequence spread spectrum technology, the dual-channel architecture can simultaneously complete the transmission of navigation and communication data at different rates, and then applies the low density parity check code (LDPC) encoding technology to improve the data transmission rate and stability; The receiving end uses an improved partial match filter-fast Fourier transform (PMF-FFT) segmented acquisition algorithm and normalized minimum and LDPC decoding algorithm to quickly and accurately capture the inter-satellite information. After many tests on the FPGA hardware platform, the system can accurately and quickly capture signals with Doppler frequency shift up to ± 341 kHz in highly dynamic environments. The capture time of the algorithm can be kept within 200 ms, which meets the performance requirements in practical applications.

Keywords: inter-satellite link; unbalanced quadrature phase shift keying and direct sequence spread spectrum (UQPSK-DSSS); PMF-FFT; LDPC; FPGA

0 引言

随着科技的不断发展, 卫星导航系统已经运用于生活的各个领域, 依靠地面站来完成卫星导航系统的信息交互已不能满足需求。受限于我国的疆域和国防实力, 无法实现地面站全球布防, 难以实现更高精度的卫星导航定位^[1], 而且地面站一旦受损可能会导致整个导航系统崩溃。因此, 能够实现自主运行的星间链路成为各国的研究目标。星间链路不需要地面站的支持, 就可以直接在卫星间实现星间

通信和星间测距的无线链路, 可以突破国土疆域的限制, 实现全球高精度测控; 同时信息不需要传回地面, 有效避免了远距离传输以及大气等因素造成的衰减, 降低了星间通信系统的通信延时和资源开销, 提高了整个卫星组网的抗毁性和灵活性^[2]。所以, 星间链路将是未来卫星网络中不可或缺的重要组成部分。

适合的信号调制技术决定了星间链路的性能, 为使系统兼具导航与通信的功能, 本系统设置了数传通道与测控

收稿日期: 2024-01-04; 修回日期: 2024-02-02。

基金项目: 国家自然科学基金资助项目(62204232); 山西省基础研究计划资助项目(202103021244198)。

作者简介: 鲍爱达(1980-), 男, 博士, 副教授。

郭鑫(1992-), 女, 博士, 副教授。

引用格式: 鲍爱达, 侯世豪, 郭鑫, 等. 星间链路通信收发一体化系统设计[J]. 计算机测量与控制, 2024, 32(8): 280-286.

通道并行的双通道结构。星间链路是长距离的信息传输技术, 因此有必要采取编码技术来提高系统的可靠性和稳定性。低密度奇偶校验码 (LDPC, low density parity check code) 自 1962 年被 Gallager^[3] 提出, 到 2001 年 Luby 等人^[4] 进一步提出了性能表现优异的非规则 LDPC 码, LDPC 码以其优异的译码性能成为国际空间数据系统咨询委员会 (CCSDS, consultative committee for space data systems) 的标准编码之一。

两路信号功率及速率都不同, 因此采用基于非平衡四相键控^[5] (UQPSK, unbalanced quadrature phase shift keying) 直接序列扩频 (DSSS, direct sequence spread spectrum) 技术作为本系统的信号调制体制。UQPSK 可以在正交与同相两条支路分别发射不同速率、不同功率及不同扩频比的信号^[6]。UQPSK 技术诞生于 20 世纪 60 年代美国军方的 TDRSS (跟踪与数据中继卫星系统), Bricker 等科学家讨论了 UQPSK 解调制接收机的设计与实现。1985 年在美国将扩频技术应用于通信领域后, 各国相继将其应用于卫星信号捕获跟踪技术中。1994 年美国布设的 GPS 全球定位系统也应用了直接序列扩频捕获跟踪技术。王海波等人^[7] 利用码匹配滤波器 (CMF) 对 UQPSK 扩频码的捕获做了研究。徐海源等人对 UQPSK 扩频码的捕获进行了仿真实验。起初, Sage^[8] 提出的伪码的串行同步方法成为后续同步方法的基准。Cartier^[9] 将部分匹配滤波技术运用到同步技术。Spangenberg 等人讨论了基于 FFT 的快速捕获方法。Povey 等人^[10] 在部分匹配滤波器技术与 FFT 技术的基础上提出了基于 PMF-FFT 的捕获算法并给出了其捕获模型。由于高动态环境中过大的多普勒频移导致捕获困难, 本系统采用了改进的分段 PMF-FFT 捕获算法, 并在现场可编程门阵列 (FPGA, field programmable gate array) 平台上完成测试。

1 系统整体设计

整个系统可分为接收与发送两个模块。接收模块通过天线接收星间链路信号。捕获单元首先在本地生成与扩频码一致的伪码, 利用伪码高度自相关性的特点^[11], 计算本地伪码与接收信号伪码的互相关值, 对结果进行检测, 捕捉最大相关峰完成信号捕获。跟踪单元通过载波环和码环完成对载波相位和码相位的同步^[12], 最后完成比特同步。LDPC 译码单元将同步后的数据进行多次译码, 还原出原始数据, 然后对数据进行编帧、同步、缓存, 最后送入 ARM 端进行信号处理, FPGA 和 ARM 之间通过 AXI 总线进行数据交互。

发射模块为使系统兼具导航与通信功能, 设置双通道并行传输数据, 具体流程如图 1 所示。

数传通道传输星上载荷数据, 这部分数据量大且要求




图 1 发送模块具体框图

传输速率快, 对其进行 LDPC 编码, 提高传输效率、抗干扰性及误码性能等。编码后的序列再进行打孔去除冗余位。测控通道传输测距信息, 传输速率低且信息量小, 不需要进行 LDPC 编码, 只对其截取有效位。通过伪随机码发生器生成扩频所需的伪随机码, 对两路信号分别扩频调制、滤波及功率分配, 最后通过发射单元发射出去。

2 LDPC 编译码设计

2.1 LDPC 码编码设计

码长较长的 LDPC 码运用传统的直接编码方式运算量大, 会消耗大量硬件资源。本文采用 QC-LDPC (Quasi-Cyclic LDPC) 准循环 LDPC 码, 设计一个节省资源且具有良好的误码率性能的 LDPC 编码器。QC-LDPC 码对应的校验矩阵是由多个维数相同的循环方阵组成, 方阵的每一行都是由上一行向右移动一位所得, 第一行由最后一行向右移动一位得出^[13]。设 QC-LDPC 码的校验矩阵形式如式 (1) 所示:

$$H = \begin{bmatrix} A_{1,1} & A_{1,2} & \cdots & A_{1,t} \\ A_{2,1} & A_{2,2} & \cdots & A_{2,t} \\ \vdots & \vdots & \ddots & \vdots \\ A_{c,1} & A_{c,2} & \cdots & A_{c,t} \end{bmatrix} \quad (1)$$

其中: A_{ij} 为 $b \times b$ 的循环矩阵, 只需要知道 A_{ij} 的第一行数据就可以得出全部矩阵, 通过校验矩阵 H 可以得到长为 $n = tb$ 的校验码 c 。本文 LDPC 编码器主要包含 5 个模块, 输入乒乓缓冲模块、生成矩阵存储模块、校验计算模块、64 位校验并串变换模块及码字输出及缓冲模块。其功能如图 2 所示。




图 2 LDPC 编码器

为了使得逻辑实现简单且适配 FPGA 中的 ROM 位宽, 首先将 $2\ 048 \times 4\ 096$ 的生成矩阵进行重新排列, 如图 3

所示。




图 3 生成矩阵重新排列

首先去掉左半部分的单位矩阵得到 2048×2048 矩阵，保留循环子矩阵首行，再将其分为 32 个 32×64 矩阵块，纵向排列得到 1024×64 矩阵存入 ROM。通过 ROM 中存储的首个 32×64 生成矩阵子块将每行进行 64 次循环移位后累加，可得到 64 位校验位。重复操作 ROM 中剩余的 31 个 32×64 子块，得到余下 31×64 个校验位。每得到一次 64 位校验位时，并串转换存入输入乒乓缓冲模块的对应校验位地址中。最终 LDPC 编码器进行 32 次编码，每次得到 64 位校验码。

输入乒乓缓冲模块通过切换 RAM 地址的 MSB 完成乒乓切换，信息和校验的存储空间通过 RAM 的次高位完成切换。当即将存储满 2048 比特消息时，启动 RAM 读取并编码，完成编码共需循环读取 32 次，每次顺序读取 2048 比特消息，每读取一次需要 2 周期的地址准备。同时生成矩阵需要顺序读取 32 次，并将数据加载到 64 位寄存器，再进行 64 次循环移位，即可得到 64 位检验位，并经过 64 周期并串转换后存入 RAM 中，再启动下一次消息读取，重复上述操作。当完成 32 次读取并编码后，再将整个 4096 比特码字读取输出。编码后的信息流为 4096 比特，按照需求截掉尾部 4 位冗余比特位，得到 4092 比特的编码数据。

2.2 LDPC 码译码设计

LDPC 码的译码方法根据判决信息参考不同一般分为硬判决与软判决两种方法。硬判决方法是根据幅值直接转化的比特值做信息传递和判决，硬件实现复杂度低，但是性能不佳。软判决方法是基于概率测度的置信度信息，根据接收到的完整信息进行判决，拥有逼近香农定理的性能。对数似然比 (LLR, log likelihood ratio)^[14] 下的 BP 算法是在置信传播 (BP, belief propagation) 算法的基础上将其转换到对数域进行运算，避免大量乘法带来的硬件资源消耗，转为加法运算同时也降低了译码复杂度。将初始概率似然比消息 $L(P_i)$ 传递给变量节点：

$$L(q_{ij}) = L(P_i) \quad (2)$$

q_{ij} 表示变量节点 i 传递给校验节点 j 的外部概率信息，校验节点更新：

$$L(r_{ji}) = 2 \tanh^{-1} \left\{ \prod_{i \in C_{j \setminus i}} \tanh \left[\frac{1}{2} L(q_{ij}) \right] \right\} \quad (3)$$

r_{ji} 表示校验节点 j 传递给变量节点 i 的外部概率信息， $R_{j \setminus i}$ 表示除变量节点 i 外与校验节点 j 相连的变量节点集合，变量节点更新：

$$L(q_{ij}) = L(P_i) + \prod_{j \in C_{i \setminus j}} L(r_{ji}) \quad (4)$$

$C_{i \setminus j}$ 表示除校验节点 j 外与变量节点 i 相连的校验节点集合，后验概率更新与判决：

$$L(q_i) = L(P_i) + \prod_{j \in C_i} L(r_{ji}) \quad (5)$$

若 $L(q_i) > 0$ ，译码后得到的码字 $c_i = 0$ ，否则 $c_i = 1$ 。当迭代次数达到最大或者译码成功时，迭代终止，否则重复上述操作。虽然 LLR-BP 算法避免了大量乘法运算，但计算双曲正切函数的函数值比较困难，会增大译码时延。对此算法作改进，根据 tanh 函数在 $0 \sim 1$ 奇函数单调递增的性质可以将校验节点更新简化：

$$L(r_{ji}) = \min_{i \in R_{j \setminus i}} (|L(q_{ij})|) \cdot \prod_{i \in R_{j \setminus i}} \text{sgn}(L(q_{ij})) \quad (6)$$

这种算法称为最小和算法 (MS, min-sum)^[15]，进一步降低了译码复杂度。但同时简化后的校验节点更新值的绝对值大于原本的信息绝对值，导致译码收敛速度低，损失译码性能。针对这个问题，做进一步改进，在校验节点消息更新时，乘以一个归一化因子 α 来降幅补偿。

$$L(r_{ji}) = \alpha \cdot \min_{i \in R_{j \setminus i}} (|L(q_{ij})|) \cdot \prod_{i \in R_{j \setminus i}} \text{sgn}(L(q_{ij})) \quad (7)$$

归一化因子 $0 < \alpha < 1$ ，这种算法称为标准最小和算法 (Normalized Min-Sum)^[16]，实际应用中为了便于实现， α 一般取固定值。针对码长为 2046 的 LDPC 码，迭代次数设置 20 次，在 α 取值不同时，对 MS 译码算法的性能进行仿真分析。




图 4 不同归一化因子下的 MS 译码性能

由图 4 可知， α 取值为 0.75 时，MS 译码算法的性能最好，因此选择 0.75 为归一化因子。对不同译码算法进行仿真分析，比较译码性能。

由图 5 可知，MS 算法相比于 LLR-BP 算法存在一定的性能损失，而改进的 NMS 算法性能与 LLR-BP 算法相差不大，选取合适的 α 值可以加快译码速度，降低译码复杂度的同时还具有逼近 LLR-BP 算法的性能。因此选择 NMS 算法作为 LDPC 译码算法。

译码器可分为节点消息缓存模块，校验节点更新模块，变量节点更新模块，判决输出模块。节点消息缓存模块主要功能是存储译码所需的先验消息值，更新后消息值及其对应求和的中间消息变量值。为了避免增加时延，采用两




图 5 3 种译码算法性能比较

个 RAM 乒乓操作交替处理数据。校验节点更新模块 (CNU) 通过前一次迭代得到的变量节点消息和与当前校验节点有关的变量节点消息计算出新一次迭代次数中该校验节点的消息。变量节点更新模块 (VNU) 通过上一次迭代全部校验节点更新所得的消息值与初始信道消息 LLR 值进行计算, 首先找到与变量节点相连的所有校验节点, 排除当前更新的校验节点, 将剩余所有校验节点的消息值求和, 再与当前更新节点的初始信道消息值相加, 最后将结果存入缓存。

在每一次迭代开始时, 首先判断是否达到迭代停止条件, 如果满足就立即停止循环并输出译码判决结果, 否则循环更新。当迭代次数达到设定的最大迭代次数或者判决结果满足校验方程时, 循环停止, 译码成功, 译码过程结束。

3 扩频解扩设计

UQPSK 可以被看作是两条独立的 BPSK 支路, 对两条支路分配以合适的功率, 同相和正交支路灵活传输不同速率的信息, 信道利用率高, 广泛应用于卫星通信和无人机领域^[17]。扩频通信的基本原理是利用伪噪声码对信息进行扩频, 具有很强的抗干扰能力, 保密性强等优点。扩频通信现如今在军用及民用领域具有重大意义^[18]。

3.1 UQPSK 调制解调器

UQPSK 调制器基本原理如图 6 所示。




图 6 UQPSK 调制器原理框图

Q 路测控通道信息序列和 I 路数据传输通道数据分别与扩频

码通过模二加法器运算得到扩频序列。发射本振提供振荡频率, 经过功率分配器为两条扩频支路提供所需功率, 在此 IQ 功率比设置为 10 : 1。经过 90°移相器的作用, Q 路作为同相支路, I 路作为正交支路。通过带通滤波器滤除带外能量, 提升信道利用率, 将两条支路信号相加就得到了 UQPSK 调制信号。其调制信号的数学表达式为:

$$s(t) = \sqrt{2p_q}d_q(t)c(t)\cos(\omega_0t + \alpha) + \sqrt{2p_i}d_i(t)c(t)\cos(\omega_0t + \alpha) \quad (8)$$

其中: $d_q(t), d_i(t)$ 分别是 Q 路和 I 路的信息序列, p_q, p_i 分别是 Q 路和 I 路的信号功率, 这里设置 $p_q : p_i$ 为 1 : 10。 $c(t)$ 为扩频码序列, 本文采用的是码长为 1 023, 码速率为 2.046 Mcps 的 Gold 码, 通过两个 11 位移位寄存器生成。UQPSK 信号解调器原理如图 7 所示。




图 7 UQPSK 解调器原理框图

UQPSK 解调器首先通过功率分配器对两路接收信号的功率进行调整, 带通滤波器滤除高频分量; 通过与两路正交的信号进行运算完成正交下变频处理; 两路信号分别与本地伪码序列进行运算, 完成解扩处理, 还原出原始基带信号; 解扩后的信号通过中频滤波器, 再一次将噪声信号和扩频码序列形成的高频信号滤除; 此时正交支路和同相支路可以看作是两条独立的 BPSK 信号, 采用相干解调的方法对 BPSK 信号进行解调还原出原始信号, UQPSK 信号就得到的完全解调^[19]。

3.2 扩频码捕获同步

扩频系统能够正确解调的关键是扩频码的同步。捕获同步的基本原理就是利用伪随机码的自相关性, 利用本地生成的和扩频码一致的伪码与接收伪码进行互相关运算, 当二者相位对齐时将会出现尖锐的峰值, 而其他时刻互相关值很小^[20]。由于卫星处于高速运动状态, 导致接收扩频信号会有较大的多普勒频偏, 传统时域伪码捕获方法的捕获动态范围和捕获速度都会受到较大的限制, 因此本文采用改进的 PMF-FFT 分段捕获算法来提升伪码捕获范围和速度。

3.2.1 PMF-FFT 分段捕获算法

PMF-FFT 捕获算法相较于基于匹配滤波器捕获算法和基于 FFT 捕获算法, 并行度高且捕获时间短, 选择合适的积分时间和非相干累计次数可以达到满意的信噪比增益,

实现码相位和多普勒频移的二维搜索，提高捕获速度。PMF-FFT 捕获算法的原理如 8 所示。




图 8 PMF-FFT 捕获算法

中频信号首先经过降采样，之后与本地生成的载波相乘，按码相位片段长度分别进入部分匹配滤波器。将积分时间分为 P 段，每一段的时间为 T_p ， P 个匹配滤波器分别对长度为 T_p 的信号与本地生成伪码进行相关运算。匹配滤波器同时处理得到 P 个相关值，直接进行 N 点 FFT 运算。通过峰值检测输出 FFT 计算的最大值与门限值，若最大值大于门限值，表明捕获成功，反之，表明未捕获成功，将本地伪码移动一个码相位重复上述操作。中频信号经过采样表示为：

$$r(k) = c(k)e^{f(2\pi f_d k T_c + \varphi)} \quad (9)$$

其中： f_d 为载波多普勒， T_c 为一个码片宽度， $c(k)$ 是伪码序列，信号在匹配滤波器进行相关运算后得到：

$$y(n) = \frac{1}{M} \sum_{k=(n-1)X+1}^{nX} e^{f(2\pi f_d k T_c + \varphi)} = e^{f(2\pi f_d [(n-1)X+1] T_c + \varphi)} \frac{1}{M} \frac{\sin(\pi f_d X T_c)}{\sin(\pi f_d T_c)} \quad (10)$$

其中： M 为码片长度， X 为匹配滤波器长度，当匹配滤波器数量为 P 时， $M=XP$ ，对匹配滤波器输出的值直接做 N 点 FFT 运算，得到归一化幅度响应为：

$$G(f_d, k) = \left| \sum_{n=1}^p y(n) e^{-j2\pi/Nkn} \right| = \left| \frac{\sin(\pi f_d X T_c)}{\sin(\pi f_d T_c)} \right| \left| \sum_{n=1}^p e^{j[2\pi(f_d(nX-X+1)T_c - k/Nn)]} \right| = \frac{1}{M} \left| \frac{\sin(\pi f_d X T_c)}{\sin(\pi f_d T_c)} \frac{\sin(\pi f_d T_c M - \pi \frac{p}{N} k)}{\sin(\pi f_d T_c X - \pi \frac{k}{N})} \right| \quad (11)$$

在信噪比低，多普勒频移大的情况下，实际捕获范围大于预估多普勒，使得匹配滤波器设置不符合实际情况，导致捕获信号失败。针对此问题，提出一种改进的 PMF-FFT 分段捕获算法。将多普勒范围进行分段，以此来减少每段多普勒的搜索长度，同时增加了每段匹配滤波器码片的数量，从而相关峰值会更突出，在对弱信号或者更多多普勒范围信号进行捕获时提高捕获概率。分段数是由载噪比和多普勒频移等因素所决定，要保证有足够高的捕获概

率 P 。当载噪比确定时，可以推出匹配滤波器的数量和能够捕获到的多普勒范围的关系：

$$1 - \prod_{k=1}^N \left[1 - Q\left(\sqrt{2M * SNR} \frac{1}{M} \left| \frac{\sin(\pi f_d X T_c)}{\sin(\pi f_d T_c)} \frac{\sin(\pi f_d T_c M - \pi \frac{p}{N} k)}{\sin(\pi f_d T_c X - \pi \frac{k}{N})} \right|, V_t \right) \right] \geq p \quad (12)$$

将预估多普勒范围最大值和码片数代入式 (12)，判断捕获概率是否大于 p ，若其大于 p ，表明不需要分段；反之增加分段数，缩小多普勒范围。重复上述操作，直到捕获概率满足要求。相干积分时间设置为 1 ms，码长为 1 023，码相位步进为半个码片，PMF 个数为 1 023，FFT 点数为 4 096，分段数为 3，对 PMF-FFT 分段捕获算法仿真分析。

捕获结果: 伪码相位=411.5chip, 载波多普勒=1498.5352Hz
单个多普勒搜索范围=±341000Hz, 多普勒分辨率=249.7559Hz
PMF数据长度=2chip, FFT点数=4096 PMF数据划分模块数=1023




图 9 捕获仿真结果

由图 9 可以看出，在预定时间内，该系统能够正确捕获到多普勒频偏为 341 kHz 的信号，伪码相位为 411.5。

3.2.2 跟踪模块设计

本系统数据符号时钟与扩频码时钟非同源，数据速率与扩频码速率可能呈整数倍关系，因此数据符号和伪码相位关系不确定。这种设计的优点是在不改变扩频码速率和数据速率的情况下，可以根据需求灵活改变数据速率。但同时缺点是数据符号跳变沿与扩频码相位不存在确定关系，导致扩频码同步较为困难。针对这个问题，跟踪模块在传统载波环和码环的基础上增加一个用于位同步的比特环，以此来确定数据跳变沿。

快捕完成之后的信号进入跟踪环路，首先进入载波环，剥离载波，输出多普勒频移，积分多普勒和载波相位测量值。载波环采用二阶锁频环辅助三阶锁相环以保证高动态信号的精确和稳定跟踪。锁频环 FLL 采用的频率鉴别器为反正切函数鉴频器，这种方法最为准确，并且鉴频结果与信号赋值无关。

$$\omega_c = \frac{\arctan 2(P_{cross}, P_{dot})}{t(n) - t(n-1)} \quad (13)$$

其中:

$$P_{\text{cross}} = I_p(n-1)Q_p(n) - Q_p(n-1)I_p(n) \quad (14)$$

$$P_{\text{dot}} = I_p(n-1)I_p(n) - Q_p(n-1)Q_p(n) \quad (15)$$

锁相环 PLL 采用的相位鉴别器为二象限反正切函数鉴相器, 当实际相位差异位于 $-90 \sim 90^\circ$ 的范围之内时, 该鉴相器的工作保持线性, 并且输出的结果与信号幅值无关。

$$\varphi_e = \arctan(Q_p/I_p) \quad (16)$$

码环鉴相方法采用非相干超前减滞后幅值法, 它的运算量较大, 但其输出量在 ± 0.5 码片的范围内呈线性, 能够得到良好的跟踪误差, 性能最好。比特环鉴相器采用 Gardner 算法^[21]实现, 可由同相相干积分结果 I_{edge} 和中相相干积分结果 I_{half} 运算所得, 鉴相公式如式 (17):

$$\delta_{\text{data}} = I(n+0.5) * [I(n+1) - I(n)] \quad (17)$$

$I(n+0.5)$ 为中相相干积分结果, $I(n)$ 为前一次同相相干积分结果, $I(n+1)$ 为后一次同相相干积分结果。Gardner 算法采样点少, 易于高速实现, 并且具有与载波相位不相关的特性, 在载波还没同步时就有可能完成位同步, 具有一定的鲁棒性。

设置接收信号总载噪比为 69 dB, 跟踪环路相干积分时间为 0.5 ms, PLL 带宽 20 Hz, FLL 带宽 10 Hz, DLL 带宽 5 Hz, 仿真结果如图 10 所示。




图 10 跟踪仿真结果

由图 10 可知, 码相位误差和载波相位误差都可以在很短时间内保持稳定, 且范围很小, 跟踪环路能够在短时间内平稳达到稳定跟踪状态。

4 仿真测试与分析

4.1 硬件平台仿真

FPGA 可通过软件编程来实现所需电路, 且可以随时修改, 方便验证与纠正错误。此外快速并行处理数据的优点使得 FPGA 广泛应用于卫星导航领域。经过上述对算法

的仿真分析无误后, 在 FPGA 硬件平台上对 LDPC 编译码模块进行仿真验证。LDPC 编码模块的仿真结果如图 11 所示。




图 11 LDPC 编码仿真

LDPC 编码模块接收数据, 由图 11 (a) 可知, 当写使能有效时, 判断其下降沿, 写入一个 32 位数据。由图 11 (b) 可知, 当一帧数据全部写完时, 向 LDPC 编码启动寄存器 (tra_ldpc_enc_start) 写入“5a”, 标志开始 LDPC 编码。由图 11 (c) 可知, 在每帧数据 LDPC 编码完成时, 输出一个数据脉冲信号 ldpc_enc_fd、编码输出有效信号 ldpc_enc_rdy 及编码信号 ldpc_enc_code。对编码后输出的 4 096 比特数据进行检验, 其前 2 048 比特数据与编码前的 2 048 比特数据一致, LDPC 编码功能无误。

对每一帧数据都进行多次译码, 并且校验模块对译码结果进行多次比对, 每次译码成功后会产生一个译码成功的高脉冲, 通过对译码成功的次数计数来判断是否译码成功。当 LDPC 译码成功时输出译码成功标志, 如图 12 所示。



图 12 LDPC 译码成功标志

当 ldpc_dec_succeed_flag 为 2'b00 时表示未完成译码; 当 ldpc_dec_succeed_flag 为 2'b10 时表示译码失败; 当 ldpc_dec_succeed_flag 为 2'b11 时表示译码成功。通过对上述 LDPC 编译码模块的仿真波形分析可以得出, LDPC 功能运行正常。

4.2 实物测试

搭建实验平台, 对本系统进行板级验证。实验平台主要由信号源、数字电源、接收机、频谱仪及上位机等组成。模拟信号源发射信号, 模拟星间链路高动态环境下的通信信号, 通过上位机实时监测该系统, 对整个系统的功能及性能进行测试。

该系统设置发射端数传通道接收速率为 2.048 Mbps 的数据, 经过 LDPC 编码与扩频, 数据速率为 4.096 Mbps, 测控通道接收速率为 2 kbps 的数据, 通过扩频操作速率为 4.096 Mbps。分别通过成型滤波与功率调整, 通过天线发射。由图 13 可知, 频谱仪测得实际发射信号频率为 4.096 MHz, 与预期一致。




图 13 频谱仪测试发射频率

通过在线逻辑分析仪对电路信号进行实时监测，对本系统接收端捕获跟踪模块性能测试分析，测试结果如图 14 所示。




图 14 捕获跟踪测试

由图 15 可知，系统捕获时间测得为 172 ms (674 ~ 502)，此外经过多次测试，捕获时间均可保持在 200 ms 以内。由上述测试结果可得出，该系统能够以预期的目标完成发射，且在较大多普勒频移的高动态环境下准确捕获到信号，符合实际应用中的性能需求。

5 结束语

本文针对星间链路在高动态环境中的通信技术研究，分析了准循环 LDPC 编码算法及最小和 LDPC 译码算法，此外对捕获跟踪算法进行分析，并且提出改进的 PMF-FFT 捕获算法。设计出星间链路通信收发一体化系统，通过数传通道与测控通道并行的双通道传输，使得系统兼具通信与导航功能。在 FPGA 硬件平台经过多次测试，实验结果表明，该系统可在多普勒频移高达 ± 341 kHz 的高动态环境中快速准确捕获到星间信号，并且捕获算法时间可保持在 200 ms 以内，满足实际工程中的性能需求，有较大的实用价值与应用前景。

参考文献:

[1] 谭述森. 北斗卫星导航系统的发展与思考 [J]. 宇航学报, 2008 (2): 391 - 396.
 [2] 刘向南, 赵卓, 李晓亮, 等. 星间链路技术研究现状及关键技术分析 [J]. 遥测遥控, 2019, 40: 1 - 9.
 [3] GALLAGER R. Low-density parity-check codes [J]. IRE Transactions on information theory, 1962, 8 (1): 21 - 28.
 [4] KOU Y, LIN S, FOSSORIER M P. Low-density parity-check codes based on finite geometries; a rediscovery and new results

[J]. IEEE Transactions on Information Theory, 2001, 47 (7): 2711 - 2736.
 [5] SONG Y, WANG X, WANG F, et al. Recognition of a special UQPSK modulation type in TDRSS telemetry and command system [C] // Proceedings of the 2014 12th International Conference on Signal Processing (ICSP), IEEE, 2014: 28 - 31.
 [6] 李昂阳, 王曦煜, 牟宏伟, 等. 一种基于 UQPSK 体制的无人机数据链设计与实现 [J]. 电讯技术, 2023, 63: 342 - 347.
 [7] 王海波, 顾学迈. UQPSK 解调方式下的捕获性能 [J]. 哈尔滨工业大学学报, 2000 (6): 103 - 105.
 [8] SAGE G. Serial synchronization of pseudonoise systems [J]. IEEE Transactions on Communications, 1964, 12 (4): 123 - 127.
 [9] CARTIER D. Partial correlation properties of pseudonoise (PN) codes in noncoherent synchronization/detection schemes [J]. IEEE Transactions on Communications, 1976, 24 (8): 898 - 903.
 [10] POVEY G J R, TALVITIE J. Doppler compensation and code acquisition techniques for LEO satellite mobile radio communications [C] // Fifth International Conference on Satellite Systems for Mobile Communications and Navigation, 1996: 16 - 19.
 [11] 于江, 王春岭, 沈刘平, 等. 扩频通信技术原理及其应用 [J]. 中国无线电, 2010 (3): 44 - 47.
 [12] 方一鸣, 赵祥天, 赵亚飞, 等. 低轨卫星信号捕获与跟踪技术综述 [J]. 无线电通信技术, 2023, 49: 816 - 825.
 [13] MYUNG S, YANG K, KIM J. Quasi-cyclic LDPC codes for fast encoding [J]. IEEE Transactions on Information Theory, 2005, 51 (8): 2894 - 2901.
 [14] SHAN M, ZHAO C, JIANG M. Improved weighted bit-flipping algorithm for decoding LDPC codes [J]. IEE Proceedings-Communications, 2005, 152 (6): 919 - 922.
 [15] KIM S, SOBELMAN G E, MOON J. Parallel VLSI architectures for a class of LDPC codes [C] // Proceedings of the 2002 IEEE International Symposium on Circuits and Systems (ISCAS), IEEE, 2002.
 [16] RICHARDSON T J, URBANKE R L. Efficient encoding of low-density parity-check codes [J]. IEEE Transactions on Information Theory, 2001, 47 (2): 638 - 656.
 [17] 李艳芬, 朱碧慧. UQPSK 调制在宽带数传和跟踪系统中的应用 [J]. 电子技术与软件工程, 2015 (14): 140 - 141.
 [18] 赵炜渝. 扩频通信技术及其发展趋势 [J]. 空间电子技术, 2008, 5 (4): 1 - 4.
 [19] LI Y, RICHARDSON R M, GHUMAN A S. Multi-connection pattern analysis: decoding the representational content of neural communication [J]. Neuroimage, 2017, 162: 32 - 44.
 [20] 车仁信. 直接序列扩频通信中扩频码捕获系统的研究 [J]. 大连铁道学院学报, 2004 (3): 79 - 82.
 [21] 胡婉如, 王竹刚, 梅如如, 等. 高速并行 Gardner 算法设计与实现 [J]. 国防科技大学学报, 2023, 45: 95 - 104.