

基于 DPI-C 的脉动阵列模块验证平台

王鑫, 陈博

(江南大学 物联网工程学院, 江苏 无锡 214122)

摘要: 针对卷积神经网络加速器中有关于脉动阵列模块的验证, 提出并实现了一种基于直接编程接口 C (DPI-C) 程序的验证平台, 采用内嵌 DPI-C 程序并利用通用验证方法学 (UVM) 满足脉动阵列模块中的浮点数乘加运算的验证需求; 实验利用了 SystemVerilog 中的 DPI 接口技术, 在验证平台中实现对 C 或 C++ 代码的调用, 通过编写 C 函数来实现复杂的参考模型, 浮点数乘加运算便是利用 C 代码编写的; 验证平台的整体结构是根据 UVM 来设计的, 其中包括激励的设计、参考模型的编写、数据校对等组件, 整个验证平台高效、简洁; 此平台已经应用于人工智能芯片的验证工作中, 编写的测试用例可以对脉动阵列进行充分验证, 覆盖率达到了 100%; 验证平台可以保证脉动阵列验证的全面性、高效性并且调试纠错简单方便, 同时还实现了 UVM 环境和测试用例的重用。

关键词: 直接编程接口 C; 验证平台; 验证方法学; 脉动阵列; 人工智能芯片

Verification Platform of Systolic Array Module Based on DPI-C

WANG Xin, CHEN Bo

(School of Internet of Things Engineering, Jiangnan University, Wuxi 214122, China)

Abstract: Aiming at the verification of a systolic array module in convolutional neural network accelerator, a verification platform based on the direct programming interface C (DPI-C) program is proposed and implemented. The embedded DPI-C program and universal verification methodology (UVM) are used to meet the verification requirements of floating-point multiplication and addition in the systolic array module. In the experiments, the DPI interface technology in SystemVerilog is used to implement calls to C or C++ code in the verification platform. Complex reference models are implemented by writing C functions, and floating-point multiplication and addition operations are written by using C code. The overall structure of the verification platform is designed by the UVM, which includes the excitation design, reference model writing, data proofreading and other components, and the whole verification platform is efficient and concise. The platform is already applied in the verification of artificial intelligence chip, and the written test examples can fully verify the systolic arrays with 100% coverage. The verification platform ensures the comprehensive and efficient verification of systolic arrays and easy debugging and error correction, and realizes the reuse of the UVM environment and test examples.

Keywords: direct programming interface C; verification platform; universal verification methodology; systolic array; artificial intelligence chip

0 引言

人工智能 (AI, artificial intelligence) 加速芯片^[1]很大一部分的算法涉及到矩阵运算, 在矩阵运算过程中, 其中的数学算术包括乘法运算, 加法运算。矩阵乘法是一种计算量很大的算术运算, 它被认为是许多信号处理应用的关键。同时, 随着 AI 加速芯片的巨大进步, 边缘计算^[2]开始进入人们的视野, 边缘设备功能也变得强大, AI 向边缘的移动更是一种必然。研发人员在开发 AI 芯片时需要设计并实现有关 AI 算法单元, 对于 AI 算法而言主要进行的数学运算是卷积操作。在硬件上经常使用到的卷积硬件结构有加法树、Eyeriss 和脉动阵列, 其中的脉动阵列就常常应用

于 AI 加速芯片领域之中^[3]。

在芯片设计人员设计并实现芯片内部模块时, 后续的验证工作也是不可忽略的, 设计的模块只有经过了验证人员的全面验证, 排查一切可能出错的点并加以改正之后, 才可以让它应用于芯片中, 否则在后续流片时可能会出现致命的错误, 从而导致之前的努力和投入的金钱都付之一炬。对脉动阵列模块进行验证时, 其参考模型在整个验证平台的实现中较为繁琐和耗时, 主要原因出现在浮点数乘加运算。为了解决这一问题并鉴于 C/C++ 等高级语言可以更加方便的实现激励读取、参考模型构建等功能, 本文采用 C 语言来辅助完成参考模型的编写。本文的验证环境

收稿日期: 2022-10-10; 修回日期: 2022-11-11。

基金项目: 国家自然科学基金(61703185); 高等学校学科创新引智计划项目(B12018)。

作者简介: 王鑫(1981-), 男, 山西忻州人, 工学博士, 讲师, 主要从事信号处理算法的设计与加速方向的研究。

引用格式: 王鑫, 陈博. 基于 DPI-C 的脉动阵列模块验证平台[J]. 计算机测量与控制, 2023, 31(6): 293-298.

使用 UVM (universal verification methodology)^[4-5] 来搭建, 利用 SystemVerilog 的 DPI^[6-8] 技术将 C 代码与验证环境连接起来, 有效地提高验证效率, 实现验证平台的重用。

1 所验脉动阵列结构

脉动阵列 (systolic array) 的架构是简单的、有规律的、模块化的和并发的, 它可以有效计算矩阵一向量相乘或者矩阵-矩阵相乘^[9-11], 它是一种应用在片上多处理器的体系结构。在这一节中, 主要简单列举两个矩阵相乘的具体计算过程从而引出脉动阵列, 并介绍本文中所使用脉动阵列的具体结构。

1.1 基本矩阵运算及 PE 单元

给出两个 2×2 阶的 **A** 矩阵和 **B** 矩阵, 两矩阵相乘如式 (1) 所示。**C** 矩阵由 **A**、**B** 矩阵相乘得出, 其元素的具体计算过程如式 (2) 所示:

$$\begin{pmatrix} c_{00} & c_{01} \\ c_{10} & c_{11} \end{pmatrix} = \begin{pmatrix} a_{00} & a_{01} \\ a_{10} & a_{11} \end{pmatrix} \times \begin{pmatrix} b_{00} & b_{01} \\ b_{10} & b_{11} \end{pmatrix} \quad (1)$$

$$\begin{aligned} c_{00} &= a_{00} \times b_{00} + a_{01} \times b_{10} \\ c_{01} &= a_{00} \times b_{01} + a_{01} \times b_{11} \\ c_{10} &= a_{10} \times b_{00} + a_{11} \times b_{10} \\ c_{11} &= a_{10} \times b_{01} + a_{11} \times b_{11} \end{aligned} \quad (2)$$

图 1 为 **A**、**B** 矩阵相乘得出 **C** 矩阵的空间表示法, 呈正方体结构。每个节点上执行乘加运算, 在脉动阵列的体系结构中这些节点称为处理元素 (PEs, processing elements)。在图 1 中可以看出 **A** 矩阵中的元素都是从正面进入, **B** 矩阵的元素是从左侧面进入, **C** 矩阵元素从正方体上方得出。其中 **A** 矩阵的单个元素经过一个处理元素运算后, 并不会即刻消失, 而是继续与走向下一个处理元素, 同理 **B** 矩阵的元素也是以这种方式进行运动。从图中可以看出, 整个矩阵的运算是从正方体的底面开始, 在顶面结束, 正方体的每一面的每一个横边所表示的是 **A**、**B** 矩阵内的元素, 而竖边所表示的是中间运算结果, 可以看出底面的 4 个处理单元经过计算得出结果后, 各自把得到的结果发射到上面的处理元素作为被加数。经过这种空间表示法可以形象地解释矩阵相乘其实是以向量的形式进行运算, 同时又把向量拆分至元素, 从而更加形象地描述了矩阵运算过程。




图 1 **A** × **B** 矩阵的空间表示法

A、**B** 矩阵在阵列中的运算方式以及矩阵元素在 PE 中的运算过程如图 2 所示。在图 2 中, 左图可以看出 **A**、**B** 矩阵内的元素是以西、北方向进入阵列中进行运算, 输出结果在南方; 右图是 **C** 矩阵中的元素在 PE 单元中具体运算过程剖析图, 其中的椭圆表示一个 PE 单元。

在图 2 中, **B** 矩阵以列向量的形式送进阵列中, 4 个元素分布在对应的位置, 如图 2 左图中的左上角是 $b_{0,0}$, 右下角是 $b_{1,1}$, **A** 矩阵则以行向量的形式进入阵列与排布好的 **B** 矩阵进行运算。我们可以看出 **A** 矩阵的行向量进入阵列后, 它在未完全涉及所有阵列之前, 并不会发生变化, 例如 $a_{0,0}$ 元素在向右游走时, 是贯穿两个 PE 单元后变为无效, 这样才能保证 **A** 矩阵的行向量与 **B** 矩阵的列向量进行运算, **A**、**B** 矩阵完成了标准的矩阵运算。




图 2 二维阵列和 PE 单元运算过程

1.2 脉动阵列内部结构

脉动阵列是由多个 PE 单元编排而成。本文中的待测设计 (DUT, design under test) 是由 32×32 个 PE 单元组成的脉动阵列, 其二维空间分布如图 3 所示, 呈正方形结构。此阵列把每列的 32 个 PE 单元划分为一个 DOT (vector dot product unit), 每一个 DOT 运算后会产生 1 个运算结果作为新矩阵的元素。




图 3 脉动阵列内部结构

划分后的 DOT 是执行一次矩阵乘运算中一个矩阵的行向量乘一个矩阵的列向量的运算操作。选择的行向量会不断的向右方向进行延续并与下一个列向量进行运算, 即一个行向量需要遍历 32 个 DOT 后才会失效, 此时下一个行向量便会进入。脉动阵列中参与运算的数都是浮点数, 经过脉动阵列运算之后, 最终会形成一个由 32 个浮点数所组成的向量, 每经过 32 次运算就会组成一个 32×32 矩阵。1.3 小节详细地描述了矩阵是如何在脉动阵列中进行运

算的。

1.3 矩阵送入脉动阵列进行运算

在脉动阵列中, 实现 32×32 矩阵运算分为以下步骤:

1) 先将一个 $n = 32$ 的 B 矩阵分成 32 个列向量送入脉动阵列中的每一个 DOT, 等待另一个行向量 a 的进入, a 向量与每一个 DOT 进行运算。经过 32 个 DOT 的运算之后可以得到新向量。

2) 每产生 32 次新的 a 向量并与之前在脉动阵列中排布好的 B 矩阵相乘, 便可以得到 C 矩阵。

3) 在完成一次 C 矩阵的计算后, 开始更换新的 B 矩阵与新的 a 向量, 这样经过再一次的运算便形成新的 C 矩阵。

在每个 DOT 中, 每个 PE 单元同时进行乘加运算。每两个相邻的积相加, 参与一次加法的积不可以与另一个相邻的数进行相加。得出的和再一次跟另一个和进行相加, 逐步重复下去, 便形成加法树的形式。其运算过程如图 4 表示。




图 4 单个 DOT 结果运算输出过程

2 基于 DPI-C 的验证方案

验证人员在正常情况下, 可以利用 SystemVerilog 直接完成参考模型的编写, 但是在一定情况下, 利用 C/C++ 是唯一解决参考模型编写问题的途径。例如, 当遇到复杂的函数、SystemVerilog 中不存在的、复杂的数据类型时, 便可以使用 C/C++ 来辅助完成验证环境的搭建, 这样既快捷又高效。对于脉动阵列中的浮点数运算, 主要是利用 C 程序进行建模, 之后通过 DPI 技术把 C 代码放进验证平台所需的位置来辅助完成脉动阵列的验证。

2.1 直接编程接口

DPI-C 利用了 SystemVerilog 的直接编程接口连接 C 编程语言, 实现了 SystemVerilog 和 C 语言之间的数据通信^[12]。一旦声明或者使用了 import 语言“导入”了一个子程序, 就可以像调用 SystemVerilog 中的子程序一样去调用它, 使用起来非常方便。通过较为高级的编程语言实现复杂模型比使用 HDL 语言要轻便很多, 并且仿真速度也比较快。比如, 在 C 语言中, 它已经提供了很多库函数, 直接调用即可, 无需重新编写。这样既保证了激励编写的正确性, 又提高了可重用性。同时 C 语言目标代码的执行速度

比 HDL 仿真速度至少要提高一个数量级。在本文中通过 DPI 技术实现 C 代码的更高层次的复用。

在对特殊的 DUT 进行验证时, 采用直接编程接口也可以很便利地把 C 代码与 UVM 验证环境连接起来, 按照下面 4 个步骤进行。

1) 编写 C 代码, 实现所需算法。在编写 C 代码时, 需要声明包含头文件 svdpi.h, 是因为在 svdpi.h 中包含了 SystemVerilog DPI 结构和方法的定义。

2) 完成 C 与 SystemVerilog 的通信。在 UVM 验证平台中, 通过导入函数或者任务的方式来调用 C 代码, DPI 也允许在 C 代码中通过导出函数和任务来调用 SystemVerilog 中的方法。

3) 匹配数据类型映射。由于 SystemVerilog 与 C 语言数据类型差异较大, SystemVerilog 中定义了通过 DPI 传递的每个数据类型的匹配模式。需要注意的是, DPI 并不会检查数据类型的兼容性, 需要使用者自己保证数据匹配的正确性。

4) 利用仿真工具编译 C 程序的方法, 生成最终的目标码, 并与 SystemVerilog 混合运行。

2.2 非标准化的浮点数

IEEE 二进制浮点数算术标准 (IEEE754) 是 20 世纪 80 年代以来最广泛使用的浮点数运算标准^[13], 许多 CPU 以及浮点运算器都采用了这一标准。一个浮点数的表示方法可以为:

$$Value = sign \times exponent \times fraction.$$

其中: $sign$ 为符号位, $exponent$ 为指数位, $fraction$ 为小数位。对于指数位而言, 它实际上是指数的实际值加上某个固定值, 这个固定值在 IEEE754 标准中被称为偏置并规定该值为 127, 即 $2^7 - 1$, e 取数字 8。这里需要注意的是, IEEE754 标准中存在 3 个特殊值:

1) 如果指数位是 0, 并且小数位为 0, 那么这个数是 ± 0 (和符号位相关)。

2) 如果指数位是 255 ($2^8 - 1$), 并且小数位为 0, 那么这个数是 $\pm \infty$ (和符号位相关)。

3) 如果指数位是 255 ($2^8 - 1$), 并且小数位不为 0, 那么这个数表示不为一个数 (NaN)。

常见的浮点数有: 半精度浮点数 (16 bit)、单精度浮点数 (32 bit)、双精度浮点数 (64 bit)。在本文中的脉动阵列所运算的浮点数是半精度浮点数和单精度浮点数, 其中单精度浮点数是定制的, 即在 IEEE754 标准的基础上进行了修改, 把标准中特殊值 NaN 更改为无穷大或无穷小 (和符号位相关)。

2.3 参考模型的编写

参考模型用于完成和 DUT 相同的功能, 其输出用于与 DUT 的输出相比较。根据脉动阵列内部体系结构以及定制化的浮点数算术运算规则, 设计并完成验证平台中的参考模型。基于脉动阵列运算要求, 需要实现乘法和加法的模

型建设。

乘法模型使两个 16 位半精度浮点数相乘能够得到一个 32 位的单精度浮点数；加法模型是为了实现 32 位单精度浮点数相加的功能。在模型搭建之前就需要引入利用 C 语言写好的乘加运算模型，把它们当作函数来使用。

对于在参考模型中所使用的乘法和加法函数而言，在函数形式上这两个函数后面都有 3 个参数，第一个参数表示结果输出，第二和第三个参数都表示输入。因为乘法器实现的是两个半精度浮点数乘法运算，因此两个输入都是 16 bit，其输出结果就变成了 32 bit 的单精度浮点数。加法器的两个输入是乘法器的输出，即都是 32 bit。在对加法树进行建模时需要用到加法器。

由于在设计并考虑到对脉动阵列进行建模时整个代码页太多，我们在编写参考模型时，使用了 extern virtual task 关键字。其中的 extern 是为了控制 class 的长度，如果在 class 中想使用一些函数或者任务，用这个关键字就可以另起一页代码去编写代码行较长的函数或者任务，这样就可以避免一页代码行过多；virtual 就是简单的虚函数功能；task 是简单的任务关键字。这样只需要在新的代码页中编写有关脉动阵列的模型代码即可。

参考模型的编写思路如下：

首先是实现一个 DOT 中的乘法运算，并把运算结果寄存到一个数组中，这种数组需要声明 32 个，数组的位宽为 32bit。完成一个 DOT 中的乘法运算后，便是开始建立加法树模型，从而得出最终结果。经过上文的介绍后，我们可以得知，加法树的底部是由 32 个乘法运算结果而组成的，而这些结果已经存入了所声明的数组中。从数组中取出这 32 个乘法运算结果并作为加法器的输入，按照两两结合的方式进行相加，其过程如 1.3 小节中所描述的一致，此时所需要的加法器数量为 16 个。经过相加后便可以得出 16 个数据，这 16 个数据会存入到新声明的数组中去，然后从新声明的数组中取出数据，继续两两相加，这时候会比上次减少 8 个加法器，以此类推，最终会得到一个输入结果，即一个 DOT 的输出，最终使用了 32 个乘法器，31 个加法器。

其次，由于脉动阵列中划分了 32 个 DOT，因此只需要在上述步骤情况下，利用一个 for 循环即可实现整个脉动阵列的运算过程。经过运算后，32 个 DOT 会产生 32 个运算结果，这些运算结果也会根据 DOT 的排列顺序而进行排序，从而组成一个向量。例如，处于脉动阵列中最左边的 DOT，那么它产生的结果就会在结果向量的第一个位置，同理，其它 DOT 产生的结果就会在结果向量中相对应的位置，这一功能只需要利用移位便可以实现。具体的实现过程是，每得到一个 32 bit 的数据时，都把它排在向量的最左端，然后把它和向量的高 992 位进行组合，利用 SystemVerilog 中的 {}，以此往复 32 次。

上述的步骤就可以实现脉动阵列的模型建立，高效且

简洁明了，对于其他人而言也方便理解。如果存在相似结构的脉动阵列，此模型也可以直接进行移植使用，达到复用的效果。

3 UVM 验证结构

使用 DPI 可以很方便地连接 C 代码，这些 C 代码可以读取激励、包含一个参考模型或仅仅扩展 SystemVerilog 的功能。此外，验证平台还使用到了 UVM，它是由 Cadence、Mentor 和 Synopsys 联合推出的新一代验证方法学。

3.1 关于 UVM

UVM 主要是一个以 SystemVerilog 语言为基础的一个库。因为 UVM 具有层次化的结构、可随机化的激励、可高度复用的验证平台等优点广泛应用于数字集成电路 (IC, integrated circuit) 的验证过程之中^[14-15]。验证平台因为使用了 SystemVerilog 这一面向对象语言来构建，所以 UVM 也继承这一特点。在 UVM 中，是通过树形结构来管理各个类，各个类是派生于 uvm_object 或者 uvm_component^[16]，而 UVM 中常用类的继承关系如图 5 所示。这些通用验证部件不仅具有可配置性、封装性、可重用等优点而且还具有 phase 自动执行特性。Phase 是将 component 分割成几个不同的执行阶段并且按照一定的先后顺序来执行。Phase 的引入，在很大程度上避免了由代码书写不规范而引发的问题。Phase 中最常用的由 build_phase、connect_phase、run_phase 等。在 3.2 和 3.3 小节中，详细讲述了本实验的验证平台结构。




图 5 UVM 中常用类的继承关系

3.2 UVM 验证平台组件

UVM 中各个组件有着不同的功能，包括产生激励、发送激励、采集信号、模拟待验模块以及输出接口数据对比等。基于本文脉动阵列的结构，其验证平台采用 UVM 组件进行设计，具体各个组件的名称及其功能见表 1。这些组件的继承关系会在 1.3 小节中进行描述。

3.3 验证平台内部通信

当设计一个基于 UVM 的验证平台时，需要完成各个组件的代码编写，其次把编写好的各个组件进行实例化并利用事务级建模 (TLM, transaction level modeling)^[17-18] 方法进行组件之间的通信。其组件之间具体的通信以及验证

平台部分功能实现过程:

1) 首先是输入阶段, 在 Transaction 中声明受约束的激励, 激励通过 Sequence 发送给 Driver, 之后再由 Driver 发送给接口, 此时 Monitor 对输入接口进行监测, 并把监测结果传送给 Reference Model, 这一步便完成了验证平台的输入数据包发送过程以及脉动阵列的激励产生。

表 1 验证平台组件及其功能

名称	功能
Interface	模拟脉动阵列的输入输出端口
Transaction	产生可随机的数据
Sequence	激励装载到 Sequencer 上
Sequencer	激励发送给 Driver
Driver	激励输送给脉动阵列
Monitor	监测接口上的数据并发送给参考模型和 Scoreboard
Agent	封装 Sequencer、Driver、Monitor
Reference Model	模拟脉动阵列的逻辑功能
Scoreboard	接收 Monitor 的数据, 与脉动阵列输出数据进行比对
Environment	将 Agent、Scoreboard、Reference Model 组件进行封装
Test	封装 Environment
Top_module	实例化脉动阵列模块

2) 输入阶段完成后, 脉动阵列和 Reference Model 便会产生各自的输出。脉动阵列的输出结果也是由 Monitor 进行监测脉动阵列输出接口上的数据得到的。Reference Model 的输出结果和脉动阵列的输出结果会各自写入预置好的 FIFO (先入先出, first input first output) 中, 在 Scoreboard 会把两个 FIFO 中的数据进行读取并进行对比, 这一阶段便完成了输出阶段。

3) 由于一些信号在时序上需要满足特定的情况, 采用在 Interface 中添加断言的方式去保证信号时序符合要求^[19-20]。

根据 3.1 小节图 5 中 UVM 类的继承关系、3.2 小节表 1 中的验证平台组件以及上述的内部通信过程, 本文设计的验证平台框架如图 6 所示。每个组件名字下面括号内的标签就是其父类, 例如 Driver 继承于 uvm_driver, Reference mode 继承与 uvm_component, 其他组件同理。

4 实验结果与分析

本节介绍在完成脉动阵列的验证平台搭建后, DUT 和参考模型的输出结果在 Scoreboard 中进行对比的过程, 并对比对结果进行分析。

4.1 结果对比过程

激励经过输入给脉动阵列和参考模型后, 脉动阵列以及参考模型会把各自的输出结果送进预先定义好且不同的




图 6 基于 UVM 的验证框架

FIFO 中。把脉动阵列的输出结果定义为 actual 放进一个 FIFO 中, 参考模型的输出结果定义为 expect 放进一个 FIFO 中, 之后分别从两个 FIFO 中取数据来进行比对。

在出现错误的时候, 先记录下 actual 与 expect, 定位所发送出现对比错误的的数据并记录下来。找到目标数据后, 根据设定的浮点数学运算标准进行人工计算, 把人工计算结果分别与脉动阵列和参考模型输出的结果进行对比, 然后以此来分析错误原因并修正错误。修正错误后, 把记录下的数据以定向激励的形式再一次发送给验证平台, 若此时输出为正确结果, 则继续进行验证, 否则重复上述工作。

4.2 验证结果分析

在本次测试用例中, 给出一个随机种子, 其中有 1 000 个受约束的随机数据。在所给的随机数据中包括 vain (A 矩阵)、vbin (B 矩阵)、ainvld (A 矩阵有效信号)、binvld (B 矩阵有效信号)。vain、vbin 接口在测试的时候分为符号位、指数位、尾数位。把这三部分进行随机约束遍历, 进行这一操作是为了实验后阶段能够收取较好的覆盖率。随机约束遍历情况如表 2 所示。

表 2 不同接口数据遍历情况

接口名 (16bit)	位数	含义	遍历情况
	1/[15]	符号位	遍历 1'b1、1'b0
vain/vbin	8/[14:7]	指数位	遍历 0、8'hff、8'h55、[0-8'hff]
	7/[6:0]	尾数位	遍历 0、7'h7f、7'h55、[0-7'h7f]

在实验测试用例里的随机数据包全部使用完之后, 需要查看 FIFO 中是否还有残留的未发送的随机数据包。在实

验中, 经过多次随机种子后, 其 FIFO 中的残余数据结果如表 3。

表 3 各个 FIFO 内数据情况

FIFO 名称	功能	残余数据
lda_agt2refmod_FIFO_remain_count	存入 A 矩阵	0
ldb_agt2refmod_FIFO_remain_count	存入 B 矩阵	0
refmod2chk_FIFO_remain_count	参考模型输出给 Scoreboard 的数据	0
agt2chk_FIFO_remain_count	脉动阵列输出给 Scoreboard 的数据	0

运行不同的测试用例的仿真或者不同的种子都会生成专属的覆盖率数据。经多次仿真且覆盖率经过合并后, 根据覆盖率情况证明达到了验收要求。表 4 所展示的是最终的总的覆盖率结果, 每个覆盖组代表着脉动阵列中的一个功能点。

表 4 功能覆盖率结果

Covergroups	Total Bins	Hits	Hits /%	Goal /%	Coverage /%
vsa	11	11	100	100	100
vain_bf	378	378	100	100	100
vbin_bf	378	378	100	100	100

5 结束语

本文利用 DPI-C 技术与 UVM 相结合的方法搭建一个脉动阵列的验证环境。该验证环境利用了 SystemVerilog 事务处理能力强大的优点以及 C 实现模型成熟、稳定、重用性高的优点, 相对于传统的验证方法, 平台结构较为简单, 可以快速搭建参考模型。本文实验通过运用覆盖率驱动策略, 将验证进度进行量化, 最终达到功能覆盖率 100% 的验证目标, 提高了验证的完备性和准确性。另外, 本文的验证方案不仅能够实现验证环境的复用, 而且测试用例也能实现更高验证层次的复用, 可以大幅缩短片上系统芯片的开发周期。

参考文献:

[1] LEE K. Trends of modern processors for AI acceleration [C] // 2021 18th International SoC Design Conference, IEEE, 2021: 227 - 227.

[2] ZHOU Z, CHEN X, LI E, et al. Edge intelligence: paving the last mile of artificial intelligence with edge computing [J]. Proceedings of the IEEE, 2019, 107 (8): 1738 - 1762.

[3] SOLANGI U S, IBTESAM M, ANSARI M A, et al. Test architecture for systolic array of edge-based AI accelerator [J]. IEEE Access, 2021, 9: 96700 - 96710.

[4] 张 强. UVM 实战 [M]. 北京: 机械工业出版社, 2014.

[5] WANG D, YAN J, QIAO Y. Research on chip verification technology based on UVM [C] // 2021 6th International Symposium on Computer and Information Processing Technology, IEEE, 2021: 117 - 120.

[6] 祝周荣, 关俊强, 李前进, 等. SV DPI 技术在 FPGA 仿真实证的应用探讨 [J]. 计算机测量与控制, 2018, 26 (6): 264 - 267.

[7] 李艳龙, 杨 琪, 王雪峰. 基于 SV-DPI 的图像坏元修正 FPGA 自动化验证 [J]. 红外技术, 2020, 42 (12): 1192 - 1197.

[8] 李 璐, 周春良, 冯 曦, 等. 基于 DPI-C 接口的可扩展 SOC 验证平台 [J]. 电子设计工程, 2018, 26 (4): 136 - 140.

[9] WARIS H, WANG C, LIU W, et al. AxSA: on the design of high-performance and power-efficient approximate systolic arrays for matrix multiplication [J]. Journal of Signal Processing Systems, 2021, 93 (6): 605 - 615.

[10] VUCHA M, RAJAWAT A. Design and FPGA implementation of systolic array architecture for matrix multiplication [J]. International Journal of Computer Applications, 2011, 26 (3): 18 - 22.

[11] LI Y, LU S, LUO J, et al. High-performance convolutional neural network accelerator based on systolic arrays and quantization [C] // 2019 IEEE 4th International Conference on Signal and Image Processing. IEEE, 2019: 335 - 339.

[12] AYNSLEY J. SystemVerilog meets C++: re-use of existing C/C++ models just got easier [C] // Design and Verification Conference & Exhibition, San Jose, CA: Accellera, 2010: 255 - 262.

[13] KAHAN W. IEEE standard 754 for binary floating-point arithmetic [J]. Lecture Notes on the Status of IEEE, 1996, 754 (94720 - 1776): 11.

[14] MELIKYAN V, HARUTYUNYAN S, KIRAKOSYAN A. UVM Verification IP for AXI [C] // 2021 IEEE East-West Design & Test Symposium, IEEE, 2021: 1 - 4.

[15] 任传宝, 崔建国, 鲁迎春, 等. 应用直接编程接口技术提高片上系统的 UVM 验证重用性 [J]. 微电子学与计算机, 2021, 38 (6): 20 - 26.

[16] 谢 峥, 王 腾, 雍珊珊, 等. 一种基于 UVM 面向 RISC CPU 的可重用功能验证平台 [J]. 北京大学学报 (自然科学版), 2014, 50 (2): 221 - 227.

[17] CAI L, GAJSKI D. Transaction level modeling: an overview [C] // First IEEE/ACM/IFIP International Conference on Hardware/Software Codesign and Systems Synthesis, IEEE, 2003: 19 - 24.

[18] 马秦生, 刘 源, 张 宁, 等. SoC 事务级建模方法 [J]. 中国集成电路, 2012, 21 (Z1): 42 - 100.

[19] SOHOFI H, NAVABI Z. Assertion-based verification for system-level designs [J]. IEEE, 2014: 582 - 588.

[20] 李森森, 张立朝, 徐金甫. 一种基于断言的高效验证实现方法 [J]. 微电子学与计算机, 2014, 31 (4): 128 - 266.