文章编号:1671-4598(2022)07-0280-06 DOI:10.16526/j.cnki.11-4762/tp.2022.07.042 中图分类号:TN911 文献标识码:A

基于交错透传的宽带数字多波束形成技术

王焕翦,张 宙,张 昊

(中国电子科技集团公司 第五十四研究所,石家庄 050081)

摘要:宽带数字多波束形成技术导致了海量数据传输与多波束数据计算的双重压力,因此该技术对现场可编程门阵列(FP-GA,field programmable gate array)的高速接口、计算资源要求极高;若多通道宽带多波束集中做加权、求和运算,则FPGA资源严重不足;针对该问题,文中提出了一种基于交错透传的宽带数字多波束形成技术,采用逐层逐级分解的方式进行数据合成处理,解决了宽带多波束合成运算时,FPGA资源不够用的难题;文中详细描述了宽带信号的高速数据采集、海量数据的高效传输以及宽带采集产生的大容量数据的多波束合成算法,最后通过测试16通道、瞬时带宽1GHz的宽带输入信号,经过数据采集、传输、数据加权、求和之后形成8个波束;测试数据所形成的波形图与预期波束指向一致,验证了该技术的正确性和有效性,具有较强的工程应用推广价值。

关键词:宽带;数字多波束形成;FPGA;高速数据采集;交错透传

Wideband Digital Beam Forming Technology Based on Interleaved Transmission

WANG Huanju, ZHANG Zhou, ZHANG Hao

(The 54th Research Institute, China Electronics Technology Group Corporation, Shijiazhuang 050081, China)

Abstract: Great amount of transmission and calculation to form multiple-beam simultaneously caused by wideband digital beam forming technology, so this technology requires extremely the requirements of high-speed interface and computing resources in the field programmable gate array (FPGA). If the multi-channel broadband and multi-beam forming performs intensively weighting and summation operations, the FPGA resources are seriously insufficient. To solve this problem, the wideband digital beam forming technology based on interleaved transmission is put forward in this paper, which adopts the method of level by level decomposition for data synthesis processing. This paper describes in detail the high-speed data acquisition of broadband signals, the efficient transmission of massive data, and the multi beam synthesis algorithm of large capacity data caused by the broadband acquisition. Finally, 8 beams are formed by testing the input signal of 16 channels broadband with an instantaneous bandwidth of 1 GHz, after the processes of data acquisition, transmission, data weighting and summation. The waveform formed by the test data is consistent with the expected radiation pattern. Experiments verified the correctness and effectiveness of the technology, and it has strong engineering application and promotion value.

Keywords: wideband; digital beam forming; field programmable gate array; high-speed data acquisition; interleaved transmission

0 引言

现代应用中,电子设备数量剧增、种类多样且体制复 杂,空间信号密集,电磁环境极其复杂,因此对侦收测控 系统带来巨大挑战。复杂电磁环境下,在同一时间内可能 会在不同空域出现多个信号,且频率范围覆盖广泛。若要 实现信号的全概率接收,则接收机需具备宽输入带宽、大 动态范围、高灵敏度、高分辨率、实时处理多信号能 力^[1-4]。传统的模拟系统结构复杂、灵活性差,而数字波束 形成^[5-8](DBF,digital beam forming)是一种以数字技术 来实现波束形成的技术,其采用数字信号处理技术对阵列 单元信号进行处理,保留了阵列单元信号的全部信息,从 而可以获得比模拟阵更优良的波束性能、更多的信号参数; 此外在不损失信噪比的前提下,可形成多个独立可控的波 束,波束特性由权矢量控制、灵活可变。随着大规模集成 电路和阵列信号处理算法的飞速发展,数字波束形成技术 在空间信号处理中的优势越来越显著,目前国内外已经在 相关技术上做了大量的研究,且已应用于某些领域^[9-14]。

宽带数字波束形成是阵列信号处理领域中一个重要的 研究方向,该技术在雷达、卫星通信、电侦、通侦、射电 天文领域有着广泛的应用前景;尤其对于在复杂电磁环境 下,同一时间内可能会出现多个未知信号的雷达领域、频 率范围覆盖广泛的射电天文领域,有着明显的优势。宽带 相控阵雷达与窄带相比优势明显:宽带数字波束形成技术 可以实现很高的距离分辨率,实现目标分类识别^[15-17];还

作者简介:王焕菊(1982-),女,河北石家庄人,博士,高级工程师,主要从事相控阵天线波控技术、宽带 DBF 算法以及阵列校准等方向的 研究。

引用格式:王焕菊,张 宙,张 昊.基于交错透传的宽带数字多波束形成技术[J].计算机测量与控制,2022,30(7):280-285,297.

收稿日期:2022-06-08; 修回日期:2022-06-16。

可以提高目标测量精度、降低多径效应、提高抗干扰能力 等。相控阵天线宽带工作模式下的数字多波束形成技术相 对于窄带工作模式的难点^[18]在于:如何处理处理信号带宽 内的频率变化导致的孔径效应,即由于色散导致的波束偏 离现象。为了避免宽带相控阵天线的波束空间色散现象, 典型的宽带数字波束形成处理技术是采用频域宽带波束形 成器,其实质是将信号离散傅里叶变换(DFT,discrete fourier transform),经处理后再将结果逆离散傅里叶变换 (IDFT, inverse discrete fourier transform)到时域的算法实 现过程。该过程中频域的波束形成处理是离散的,因此 ID-FT 后的时域输出结果也是不连续的,本文采用时域宽带波 束形成技术,可以避免频域宽带波束形成器的结果不连续 问题。

1 系统结构及原理

如图 1 所示,宽带数字多波束形成系统由数据采集处 理单元、数字多波束合成单元、时钟同步以及对外接口组 成。其中数据采集处理单元由多颗 FPGA 组成,数字多波 束合成单元由多级合成组成。



图 1 宽带数字多波束形成系统组成框图

数字多波束形成系统中,信号的幅度、相位均以数字 形式表示,故每个接收通道的复信号,需要用两个实数表 示。其过程为:天线阵列的 N 个接收单元对空间电磁场进 行滤波,得到 N 个复信号;射频接收电路将信号下变频至 中频,然后通过模数 (A/D, analog to digital) 变换器转换 成同相和正交的数字信号,分别代表空间采样值的幅度和 相位;接着,将数字信号进行预处理;最后,预处理之后 的信号进入数字多波束合成单元进行处理,形成多个波束。 如图 2 虚线框所示,宽带 DBF 控制组件根据功能分为三部 分:波束控制单元、校准单元和波形产生控制单元。波束 控制单元用于产生对应于不同波束的加权值;校准单元用 于实现通道间的幅相均衡,以及补偿通带内由于色散引起 的孔径渡越效应;波形产生控制单元用于接收波束控制单 元的加权值,对数字化单元信号进行加权,进而产生波束。

由于宽带信号带宽较大,一般侦收系统不易实现接收 和处理,而采用数字化信道的自适应侦收技术能够将其在 频域上划分为多个信道再进行滤波、抽取、预处理,从而 输出多个低速基带信号,以便后期的信号处理,即采用基 于数字化信道的宽带 DBF 方案。该方案可根据预先估计的



图 2 宽带 DBF 控制流程图

信号个数及频段信息对宽带 A/D 采样信号设计窄带分析滤 波器组分别提取各窄带侦收信号,然后对各窄带侦收信号 进行时域降采样从而降低数据采样率和系统同步要求,最 后从各个窄带信号中获取所需的各种信息。

图 3 给出了具体的信号处理流程图,当信号频段和个数未知时,图中虚线框为对应的用户个数和通信频段自适 应检测流程可实时动态提取当前预估信号个数 M 和相应的 信号带宽。



图 3 基于数字化信道的宽带 DBF 处理流程图

假定现侦测到 3 个信号,其时域降采样输出分别为 y_1 (n)、 y_2 (n)和 y_3 (n),其对应的中心载频分别为 f_1 、 f_2 和 f_3 ,图 4 给出了相应的三个接收多波束同时形成方案, 各接收波束分别针对其窄带信号的中心载频进行扫描相位 补偿。

基于上述算法,DBF处理分系统通过接收任务管理系统的指令,接收各阵元的数字正交数据,根据所需波束指向产生对应的幅相加权矢量,再进行阵元幅相加权合成,得到所需的波束,通过并行处理获得同时多波束,如图 5 所示。



图 4 窄带信号提取及时域降采样系统示意图



图 5 窄带并行接收多波束示意图

A/D转换器的多通道并行采集技术及信道化接收技术 存在一些固有的问题,较难解决。典型问题如 A/D转换器 并行采集时通道之间的失配误差,较难修正;信道化接收 技术需要划分大量的子带,若信号数量增大,则体积、重 量、成本将会大量增长。此外在实际应用中,信号的数量、 位置、带宽等都会发生变化,显而易见,划分子带的信道 化技术的灵活性、普适性就比较差,限制了系统的应用 范围。

2 宽带 DBF 技术

早期的数字多波束形成主要是对窄带信号进行处理, 该技术已相对成熟。但随着阵列天线的应用场景不断扩大、 阵列信号处理的信号日趋复杂,形式多样;传统的窄带阵 列信号处理的理论和技术已不能满足宽带工作条件下,阵 列信号处理的性能要求。宽带信号由于其频带范围广,携 带信息量大,在目标检测、特征提取、参数估计等方面比 窄带信号有更大优势;但由于宽带信号频带宽、窄带阵列 信号处理模型已不再适用,窄带阵列信号 DBF 技术也无法 直接应用,否则会出现孔径渡越、波束色散、方向图畸变 等问题,图 6 仿真了瞬时带宽为 1 GHz 的宽带阵列孔径渡 越现象所导致的波束指向色散。信号入射方向为一10°,分 别选取了信号最高频率、中心频率和最低频率进行分析。 由图可知,只有中心频率对应的波束指向位于目标方位, 上下边频波束指向相对于中心频率相差 5°,这在实际应用 中是不被允许的。

在宽带数字阵中采用时间延迟结构可以获得更好的补



图 6 宽带阵列波束指向色散现象

偿性能,目前,主要有频率相位加权和分数时延滤波器两种数字结构。频率相位加权采用频域的方法,首先对宽带 信号进行数字采样、量化、滤波后,将宽带数字信号划分 为若干个子带,在各个子带内进行线性相位加权,即用多 个窄带信号组合实现宽带信号。该方法根据需求,需要划 分大量的子带,对系统的软硬件资源要求较高,会使得整 体成本超出应用所能承载的能力。分数时延滤波器采用时 域的方法,对宽带信号进行数字采样、量化,然后采用分 数倍信号周期的时延量来设计延时滤波器,从而实现宽带 波束的色散补偿,进而形成宽带波束。两者相比,采用分 数时延滤波器实现数字延迟所需的运算量小,且能够达到 较高的时延精度,故实际应用中多采用分数时延滤波器对 宽带阵列孔径渡越进行补偿,国内外学者已经对该技术进 行了诸多研究^[19-21],本文不再赘述。

宽带数字多波束形成相对于窄带信号的挑战在于,为 完整地获取、表示全频段范围内信号的相关信息,按照 Nyquist采样定理,接收机前端的高采样率产生的大量数 据,对后端的传输、存储、处理与分析造成了巨大的压力。 针对上述问题,常用的方法是信道化接收技术。该技术需 要划分大量的子带,若信号数量增大,则体积、重量、成 本将会大量增长。此外在实际应用中,信号的数量、位置、 带宽等都会发生变化,显而易见,划分子带的信道化技术 的灵活性、普适性就比较差,限制了系统的应用范围。本 文提出了一种基于交错透传的宽带数字多波束合成技术, 可以实现实时、全频带数字多波束形成,具有较强的通用 性以及适用性。其主要技术指标如下:

- 1) 工作频段: 0.1~1.1 GHz;
- 2) 瞬时带宽: 1 GHz;
- 3) 输入通道数量: 16;
- 4) A/D采样位数: 14 bit;
- 5) 形成多波束数量:8波束。

2.1 采样频率及 A/D 芯片选型

数字多波束形成的前提是首先将中频模拟信号进行数 字采样、量化,把模拟信号转换为适合信号处理的数据流, 然后通过软件算法完成后期的信号处理。故数字多波束形 成首先考虑将频率为 0.1~1.1 GHz 的中频模拟信号数字 化。根据带通采样定理,若要从采样信号中准确恢复出原 始信号,则采样速率须达到信号带宽的两倍以上。

设有频率带通信号 x(t),其频率限制在 (f_L, f_H) 内, 带宽 $B = f_H - f_L$, 中心频率 $f_0 = (f_H + f_L) / 2$, 若采 样频率 fs 满足:

$$f_s = \frac{2(f_L + f_H)}{2n - 1} = \frac{4f_0}{2n - 1} \tag{1}$$

则用等间隔采样得到的信号采样值能准确地还原模拟 信号 x (t)。式中, n 为满足 $fs \ge 2B$ 的正整数。n 在满足 fs≥2B条件下,通常取最大正整数,这就可以确定所需采样 频率的最小值。

带通采样后的数据为周期性重复数据,为使信号不产 生混叠,则不允许在不同频带上同时存在信号,即若当在 (B, 2B) 频带上存在信号时,在其它任何频带上就不能同 时存在信号。该问题一般通过采用抗混叠滤波器来解决。

本设计中, 频率带宽为 0.1~1.1 GHz, 要求最大瞬时 工作带宽为1000 MHz,本方案设计按照最大瞬时带宽 1 000 MHz 设计,则中心频率 $f_0 = 0.6$ GHz,带宽 1.0 GHz, 根据带通采样定理 $fs = (4f_0) / (2n-1)$, 取 n=2, 则采样率 fs=2.4 GHz。

A/D采样率为 2.4 Gbps, 按照 60 dB 的动态范围范围 考虑, 一般要求 A/D 的有效位数在 10 bit 以上, 国产化芯 片 CX8242K-U, 该芯片的采样位数为 14 bit、最高采样率 可达 3 GSPS、支持高达 1 200 MHz 瞬时信号带宽,可满足 设计要求。

2.2 接口速率

电子工程协会 (JEDEC, joint electron device engineering council) 于 2011 年提出了高速串行接口的 B 版 (JESD204B, JEDEC Standard Serial Interface for Data Converters B),其目的是采用高速串行总线,以提高 A/D 转换 器和 FPGA 等数字器件之间的数据传输速率。本设计中, A/D采样率为2.4 Gbps,采样位数为14 bit,采样通道为单 通道,因此JESD204B接口的有效数据传输速率为33.6Gbps。考虑到样本数据填充和 8 b/10 b 变换对传输效率的影 响,数据传输实际需要的传输速率为 2.4 GSPS * 16 bit * 10/8 = 48 Gbps。JESD204B 协议支持的最高传输速率为 12.5 Gbps, 再考虑到工程实现中传输接口的设计, 本方案 中采用8条通道来完成采样数据的传输。

设计中传输通道数 L 为 8 通道,转换器数量 M 为 1, 每一帧数据长度 F 为 1 字节,每帧数据传输的样本量 S 为 1个样本,每个样本被拆分到两个通道进行传输,即采用高 密度模式-HD为1,采样精度设置为14,每个样本的实际 传输比特数 N'为16。CS 取值为1,将数据溢出标志填入14 bit 的样本数据之后,由此在每个样本数据后还需要添加1 个尾比特; 多帧数量 K 取值 32, 由于帧长数 F 为 1, 由此 可知每个多帧由 32 个字节构成。则有 JESD204B 每个通道 的线速率计算公式为:

LaneLineRate = $(M \times N' \times (10/8) \times f_{out})/L$ (2)其中: fout为输出样本速率,其定义为:

 $f_{\rm out} = f_{\rm A/D i i h \ B \ clock}/{\rm Decimation} {\rm Ratio}$ (3)

在本设计中 $f_{A/D转换器_{a}clock} = 2.4$ GHz,由于没有使用 A/ D转换器内部的下变频模块及其内部的抽取器,因此 DecimationRation=1,由此可计算得到 JESD204B 链路中每个 通道的线传输速率为 6 Gbps。每个通道的有效数据传输速 率为 4.2 Gsps, 由此可知, 在本设计中, JESD204B 链路的 传输效率为70%。

2.3 FPGA 芯片选型

数据采集处理单元采用 FPGA 作为数据预处理芯片、 数字多波束合成单元采用 FPGA 作为主控芯片,目前的 Xilinx 的 FPGA 使用的主要是 Spartan 系列、Virtex 系列和 Kintex 系列,其中 Spartan 系列是低成本的低端系列,高速 接口数量无法满足设计需求; Kintex-7 是 Xilinx 公司采用 的 28 nm HKMG 高性能低功耗工艺制造的 FPGA 系列,是 一款新型 FPGA,性能达到了 Virtex-6 系列的水平,功耗却 只有 Virtex-6 系列的一半,遗憾的是多块高速 A/D 转换器 设计在同一块板卡上,在高速采样率的情况下,高速接口 数量仍然不够; Virtex 系列性能出色, 但功耗较高, 价格 也较高,但其具有:优化的内存控制单元,优越的高速连 通性,还具有丰富的逻辑资源、数字信号处理(DSP, digital signal processor)资源、输入/输出(I/O, input/output) 管脚数量以及较多数量的高速接口, 如高速收发器 (GTH, gigabit transceiver) 口的最高速率为 16.3 Gbps。 为满足数据采集高速接口需求,以及后期应用扩展需求, 本设计中的 FPGA 选用 XC7VX690T,该芯片具有丰富的逻 辑资源、DSP资源、I/O管脚数量可达1000,高速接口 GTH 80 对,如表1所示。上海复旦微电子公司具有与其对 应的国产替代芯片,其型号为 JFM7VX690T80-N,目前已 经成熟量产,可直接开发使用。

2.4 基于交错透传的宽带 DBF 技术

宽带采集产生的通道数据量大,且大带宽的数据计算 对处理芯片的要求也很高,因此在预处理实现过程中,16 颗 A/D 转换器芯片不可能挂在一片 FPGA 上进行实现,即 使能挂,以目前国产主流 FPGA(上海复旦微电子生产的 JFM7VX690T80)为例,其计算资源也不够,故需要设计 相应的算法来实现数字多波束合成。

16个中频输入,产生8个波束,实现宽带数字多波束 合成,即实现下列矩阵运算:

$$\mathbf{xn} = \begin{pmatrix} a_{1_{-1}} & \cdots & a_{1_{-16}} \\ \vdots & \ddots & \vdots \\ a_{8_{-1}} & \cdots & a_{8_{-16}} \end{pmatrix} \begin{pmatrix} adc \ _ 1 \\ \vdots \\ adc \ _ 16 \end{pmatrix}$$
(4)
式中, $\begin{pmatrix} a_{1_{-1}} & \cdots & a_{1_{-16}} \\ \vdots & \ddots & \vdots \\ a_{8_{-1}} & \cdots & a_{8_{-16}} \end{pmatrix}$ 代表 8 个波束的权值, $\begin{pmatrix} adc \ _ 1 \\ \vdots \\ adc \ _ 16 \end{pmatrix}$ 代表 16 个通道采集的数据。

表

第 30 卷

Device ⁽¹⁾	Logic Cells	Configurable Logic Blocks(CLBs)		DSP	Block RAM Blocks ⁽⁴⁾								XADC	Totall/O	MAx	
		Slices ⁽²⁾	Bax Distributed RAM(kb)	Slices ⁽³⁾	18 kb	36 kb	Max (kb)	CMTs ⁽⁵⁾	PCle ⁽⁶⁾	GTX	GTH	GTZ	Blocks	Banks ⁽⁷⁾	User I/O ⁽⁸⁾	SLRs ⁽⁹⁾
XC7V585T	582 720	91 050	6 938	1 260	1 590	795	28 620	18	3	36	0	0	1	17	850	N/A
XC7V2000T	$1 \ 954 \ 560$	305 400	21 550	2 160	2 584	1 292	46 512	24	4	36	0	0	1	24	1 200	4
XC7VX330T	326 400	51 000	4 388	1 120	1 500	750	27 000	14	2	0	28	0	1	14	700	N/A
XC7VX415T	412 160	64 400	6 525	2 160	1 760	880	31 680	12	2	0	48	0	1	12	600	N/A
XC7VX485T	485 760	75 900	8 175	2 800	2 060	1 030	37 080	14	4	56	0	0	1	14	700	N/A
XC7VX550T	554 240	86 600	8 725	2 880	2 360	1 180	42 480	20	2	0	80	0	1	16	600	N/A
XC7VX690T	693 120	108 300	10 888	3 600	2 940	$1 \ 470$	52 920	20	3	0	80	0	1	20	1 000	N/A
XC7VX980T	979 200	153 000	13 838	3 600	3 000	1 500	54 000	18	3	0	72	0	1	18	900	N/A
XC7VX1140T	$1 \ 139 \ 200$	178 000	17 700	3 360	3 760	1 880	67 680	24	4	0	96	0	1	22	1 100	4
XC7VH580T	580 480	90 700	8 850	1 680	1 880	940	33 840	12	2	0	48	8	1	12	600	2
XC7VH870T	876 160	136 900	13 275	2 520	2 820	$1 \ 410$	50 760	18	3	0	72	16	1	6	300	3

表1 FPGA 7VX690T 逻辑资源

本设计中,8个波束的实现采用4层4级的分解方式进 行数据合成处理,每层实现2个波束的合成运算,每一级 实现某一项运算。

将矩阵分解成:

$$\mathbf{x} = \begin{pmatrix} xn_1 \\ xn_2 \\ xn_3 \\ xn_4 \end{pmatrix}$$
(5)

对于每一级来说,只需在本级完成 xn_m (m = 1,2,3,4) 式中的第一项,在下一级通过交错透传的方式获得第二项, 以此类推到第4级可完成全部波束的合成运算。因此:

$$\mathbf{x}_{1} = \begin{pmatrix} a_{1_{-1}} & \dots & a_{1_{-1}6} \\ a_{2_{-1}} & \dots & a_{2_{-1}6} \end{pmatrix} \begin{pmatrix} adc \ -1 \\ \vdots \\ adc \ -16 \end{pmatrix}$$
(6)

$$\mathbf{xn}_{2} = \begin{pmatrix} a_{3_{-1}} & \dots & a_{3_{-1}6} \\ a_{4_{-1}} & \dots & a_{4_{-1}6} \end{pmatrix} \begin{bmatrix} adc \ -1 \\ \vdots \\ adc \ -16 \end{bmatrix}$$
(7)

$$\mathbf{xn}_{3} = \begin{pmatrix} a_{5_{-1}} & \dots & a_{5_{-1}} \\ a_{6_{-1}} & \dots & a_{6_{-1}} \end{pmatrix} \begin{bmatrix} adc \ -1 \\ \vdots \\ adc \ -16 \end{bmatrix}$$
(8)

$$\mathbf{xn}_{4} = \begin{pmatrix} a_{7_{-1}} & \dots & a_{7_{-1}6} \\ a_{8_{-1}} & \dots & a_{8_{-1}6} \end{pmatrix} \begin{pmatrix} adc \ _ 1 \\ \vdots \\ adc \ _ 16 \end{pmatrix}$$
(9)

其中: xn₁代表波束 1、2 合成运算, xn₂代表波束 3、4 合成运算, xn₃代表波束 5、6 合成运算, xn₄代表波束 7、 8。具体数据处理实现流程如图 7 所示。本设计中宽带数字 多波束合成的数据处理流程分为数据采集与初级合成, 一 级合成, 二级合成和三级合成共 4 级处理。图中蓝虚线框 代表波束 1~2 合成层所参与处理的 FPGA 处理器。下面以 此为例,来说明合成流程。

数据采集处理单元完成数据采集与初级合成功能。每块 数据采集单元包含一块 FPGA,每块数据采集处理单元中



图 7 基于交错透传的宽带 DBF 数据处理流程

FPGA 的功能是完成 4 通道 A/D 转换器的两个波束数据加

权,即实现 $\begin{pmatrix} a_{n_{-1}} & \dots & a_{n_{-4}} \\ a_{n+1_{-1}} & \dots & a_{n+1_{-4}} \end{pmatrix} \begin{pmatrix} adc \ -1 \\ \vdots \\ adc \ -4 \end{pmatrix}$ 子阵数据合成。

每个 A/D 转换器的采样率为 2.4 Gbps, 经 A/D 转换 器芯片内部 DDC 下变频至零中频,然后再进行 2 倍抽取滤 波后,变为复基带信号采样率 1.2 Gbps。八条通道并行传 输至 FPGA,在 FPGA 中完成 4 通道数据加权,采用 8 路 IQ 复基带并行数据进行计算,形成 2 个波束需要 2×8×4, 共 64 次复数乘法。使用 DSP48 资源进行乘法计算,一个复 数乘法需要消耗四个 DSP48 资源。故采集板 FPGA1 DSP48 资源共消耗 64×4=256 个。多相滤波器暂定 10 阶数,4 个 通道,8 路 IQ 并行乘法计算次数约 10×4×8×2 次,共 640 个乘法器。若采用 DSP48 进行乘法运算,则 FPGA1 上总 消耗为 896 个,所选 FPGA 器件 JFM7V690T DSP48 共 3 600个乘法器资源,符合处理要求。

后续三级波束合成,每级分别使用4个 FPGA 进行合成计算。每个 FPGA 上对采集数据进行加权计算,同时累加上一级计算结果。

下文以波束 1~2 合成进行阐述。

一级波束合成的 FPGA1a 需要完成 $\begin{pmatrix} a_{1_{-13}} & \dots & a_{1_{-16}} \\ a_{2_{-13}} & \dots & a_{2_{-16}} \end{pmatrix} \begin{pmatrix} adc \ -13 \\ \vdots \\ adc \ 16 \end{pmatrix}$ 运算, 同样采用 8 路 IQ 复基

带并行数据进行计算,那么复数乘法计算个数为2*8*4= 64个,使用 DSP48 资源进行乘法计算,一个复数乘法需要 消耗四个 DSP48 资源。故采集板 FPGA1a DSP48 资源共消 耗 64*4=256个,符合 JFM7V690T DSP48 资源。

二级波束合成的 FPGA2a 需要完成 $\begin{pmatrix} a_{1_{-9}} & \dots & a_{1_{-12}} \\ a_{2_{-9}} & \dots & a_{2_{-12}} \end{pmatrix}$ *adc* _ 9)

 :
 运算,同样采用8路IQ复基带并行数据进行计

 adc_12

算,那么复数乘法计算个数为2*8*4=64个,使用 DSP48资源进行乘法计算,一个复数乘法需要消耗四个 DSP48资源。故 FPGA2a DSP48资源共消耗64*4=256 个,符合JFM7V690T DSP48资源。

三级波束合成的 FPGA3a 需要完成 $\begin{pmatrix} a_{1_{2}} & \cdots & a_{1_{n}} \\ a_{2_{n}} & \cdots & a_{2_{n}} \end{pmatrix}$

算,那么复数乘法计算个数为2*8*4=64个,使用 DSP48资源进行乘法计算,一个复数乘法需要消耗四个 DSP48资源。故 FPGA3a DSP48资源共消耗 64*4=256 个,符合 JFM7V690T DSP48资源。

这样,经过上述多级的合成运算与滤波,最终通过光 口可以输出波束 1~2 的合成数据。以此类推,波束 3 到波 束 8 的合成也经过其它层类似的运算进行合成,最终通过 光口输出数据。

3 系统验证

3.1 测试方法

通过测试天线方向图,来验证宽带数字多波束合成技术效果。天线方向图测试采用远场法进行测量,采用远场 法测量天线方向图时,收发天线之间的测量距离需满足远 场距离条件,即收发天线之间的距离 *R* 满足:

$$R \geqslant \frac{2D^2}{\lambda} \tag{10}$$

式中, R 为收发天线之间的距离; λ 为工作波长; D 为待测 天线口径(线天线为天线最大线尺寸, 平面阵列天线为对 角线尺寸)。 天线方向图测试采用点频法测试,测试频点为天线工 作频段的高、中、低三个频率点。

相控阵接收天线方向图测试步骤如下。

按照图 8 所示测试方框图,建立相控阵天线接收方向图测试系统,加热预热使测试系统仪器设备工作正常;

2)信号源按照测试频点发射单载波信号,测试计算机 通过控制组件设置相控阵天线通道相位,使相控阵天线产 生法向波束,驱动待测相控阵天线,使天线波束中心对准 发射喇叭天线,并调整发射天线极化与待测天线极化匹配, 此时标记为 0°;

3)发射天线位置固定不动,待测相控阵天线的俯仰角 不变,仅改变方位角,逆时针转动至-39.375°,然后分别 改变发射天线频率为测试频段的最低频率、中心频率、最 高频率,测试计算机通过调试信号线采集、记录3个频率 的波形数据;

4)发射天线位置固定不动,待测相控阵仅改变方位 角,依次转动至-28.125°、-16.875°、-5.625°、 +5.625°、+16.875°、+28.125°、+39.375°,分别改变发 射天线频率为测试频段的最低频率、中心频率、最高频率, 测试计算机通过调试信号线采集、记录7个角度各3个频率 的波形数据;

5) 对 8 组测试结果进行数据处理,得出 8 个波束的波 形图;若 8 波束数据波形与预期波束指向一致,则宽带数 字多波束合成技术得以验证。



图 8 相控阵接收天线方向图测试方框图

3.2 测试结果

根据上述测试方法,测试中频输入频率为0.1~1.1 GHz,瞬时带宽为1GHz,16通道一维线扫相控阵天线波束 指向角分别为-39.375°、-28.125°、-16.875°、-5.625°、 +5.625°、+16.875°、+28.125°、+39.375°的高、中、低三 个频点的方向图,测试结果如图9所示,由图可见,形成的 8 波束数据波形与预期波束指向一致,因此验证了基于交错 透传的宽带数字多波束合成技术的正确性和有效性。

4 结束语

宽带 DBF 技术的难点在于阵列单元通道数据量大,海 量数据的传输难度大;且大带宽的数据计算对处理资源的 要求很高。大容量的数据传输与数据计算的双重压力使宽带 (下转第 303 页)