文章编号:1671-4598(2021)12-0234-06 DOI:10.16526/j.cnki.11-4762/tp.2021.12.042 **中图分类号:**TN915 **文献标识码:**A

# 应用 SpaceWire 网络的智能处理通用平台设计

# **荡**藏嫔<sup>1,2</sup>,吴志华<sup>1,2</sup>,尹增山<sup>1,2</sup>,王 宁<sup>3</sup>

(1. 中国科学院 微小卫星创新研究院,上海 201203; 2. 上海微小卫星工程中心,上海 201203;3. 山东航天电子技术研究所,山东 烟台 264003)

摘要:针对大规模星座的智能处理通用平台高速数据交互的需求,设计应用 SpaceWire 网络实现外部载荷设备、智能处理通 用平台及内部各模块间的互联互通;采用标准物理接口、SpaceWire 路由逻辑寻址方式、标准 CCSDS 协议和 RMAP 协议,使得 用户未知网络连接细节即可实现即插即用;当冷备份的模块故障时可以通过切机操作对系统重构,设计 SpaceWire 网络自主寻址 机制重新规划传输路径;同时对 SpaceWire 网络应用设计进行硬件防静电、软件状态监测等可靠性设计;与无网络连接的同类型 系统进行比较,该设计优势明显,接口种类少、协议标准、支持应用重构且支持系统扩展;设计测试用例对数据传输速率、切机 后自主寻址以及应用重构等功能进行验证,测试结果表明功能都满足要求;该设计在大规模卫星设计中具有很好的应用前景。 关键词:智能处理平台; SpaceWire 路由;可靠性;系统重构;系统扩展

# Design of Using SpaceWire in Standard Intelligent Data Process Unit

SU Binpin<sup>1,2</sup>, WU Zhihua<sup>1,2</sup>, YIN Zengshan<sup>1,2</sup>, WANG Ning<sup>3</sup>

(1. Innovation Academy for Microsatellites, Chinese Academy of Sciences, Shanghai 201203, China;

2. Shanghai Engineering Center of Microsate, Shanghai 201203, China;

3. Shandong Institute of Space Electronic Technology, Yantai 264003, China)

Abstract: For the requirement of high—speed data exchange in intelligent data process unit of large—scale constellations, the design of using SpaceWire network to combine both the payloads and inner modules of intelligent data process unit together is presented. The system connecting standard SpaceWire interface, routing with logic address, using CCSDS protocol and RMAP protocol makes it easy to integrate new instrument into the network without knowing the details of the network. When any module with redundant part is blocked, the module can be transferred from nominal part to redundant part without any functional missed. Meanwhile, SpaceWire router can work out new route to the new destination automatically. Reliable methods are also considered in SpaceWire hardware and software design. When comparing with system without using SpaceWire network, there are obvious advantages such as less interface types, standard protocols, recoverable and supporting system elastic. In the test part, the data rate test, bit error rate test, auto redundant route test and route table reconfiguration test are carried out, the testing results shows that it performs great, and has good prospects for large—scale constellations application.

Keywords: intelligent data process unit; SpaceWire router; reliable system; recoverable system; elasticity system

# 0 引言

随着航天技术的发展及复杂实时任务的需求牵引,卫 星系统设计向着更精细、更智能方向突破。智能处理通用 平台,是应用于大规模星座系统,旨在实现卫星节点在轨 高速载荷数据实时处理、多源信息跨时空融合、图像信息 智能深度分析、在轨自主任务规划、海量数据存储功能的 综合电子平台。

智能处理通用平台连接的载荷设备种类各异,信息量 越来越多,有必要采用统一标准高速接口,使得新载荷设 备能够快速集成到新型号任务中;此外,智能处理通用平 台中各单机、模块间随着应用场景的变化也存在多种组合 的数据交互,如果采用传统的 CPU 三总线的控制方式,势 必增加设备各电路板间的依赖性,不利于功能扩展,因此 内部电路板间也采用串行总线互联的方式。

为解决上述问题,本文提出应用 SpaceWire 网络的智能 处理通用平台设计,实现外部接口设备、内部各电路板间 的互联互通。SpaceWire 总线网络是欧空局 ESA 提出、多 个空间科学机构共同制定并不断迭代的新型通信标准,已 成功应用于 ESA、NASA 多项国际航天任务中<sup>[1-3]</sup>。国内在 气象卫星、科学卫星中也成功部署应用<sup>[4-21]</sup>。该总线具有高 速(最高传输速率为 400 Mbps)、可靠、低功耗、接口简 单、路由式通信的特点,对实现星载智能处理通用平台高 速数据交互、易扩展、可重构、标准接口具有重要基础支 撑作用。

基金项目:中国科学院重点资助项目。

作者简介:苏斌嫔(1988-),女,江苏南通人,硕士,工程师,主要从事综合电子系统设计、星载软件设计方向的研究。

**收稿日期:**2021-09-28; 修回日期:2021-10-31。

引用格式:苏斌嫔,吴志华,尹增山,等.应用 SpaceWire 网络的智能处理通用平台设计[J].计算机测量与控制,2021,29(12):234-239.

# 1 智能处理通用平台系统设计

智能处理通用平台是卫星载荷管理、数据处理、存储 分发、信息交互的核心,旨在实现卫星载荷数据实时处理、 多源信息融合、信息智能深度分析、在轨自主任务规划和 大容量存储下发功能,划分为供电与遥测模块、高速接口 模块、数据预处理模块、数据融合智能处理模块、底心管 理模块、路由模块(隐含模块)、大容量存储模块共七部 分,其内部信息流图如图1所示。高速接口模块负责接收 载荷原始高速数据,载荷数据经预处理后进行多源融合、 目标检测、识别,核心管理模块实现资源管理、任务调度 和故障容错等,载荷原始数据、数据处理过程中高价值信 息以及卫星平台信息均存入大容量存储模块,等待下发。 路由模块旨在实现智能处理平台与外部以及内部各模块间 的数据交互。



图 1 智能处理通用平台内部信息流图

#### 1.1 总线选择

智能处理通用平台、载荷以及平台各模块间存在大量 数据交互,传输的大多是对带宽有较高要求、对时间不太 敏感的载荷数据或切片数据。传统的高速载荷数据传输通 常采用 LVDS 点对点传输,不能形成高速数据网络适应各 类数据交互组合的应用场景。时间触发以太网(TTE)是 一种时间确定性网络,美国宇航局猎户座飞船(新一代航 天飞机)使用时间触发以太网(TTE)作为主干网,其高 速、可靠特性在轨道交通、机器人等领域也有广泛应用。 SpaceWire 是一种高速低耗的网络连接方式,以 IEEE 1355 -1955 协议和 LVDS 标准为基础,由 ESA 联合邓迪大学 共同研发。此外,在 SpaceWire 空间网络标准基础上升级 研发的 SpaceFibre 总线,能够实现超高速串行链路与组网 互联。下面对几类应用于航天的高速总线特性进行比较 说明。

综上,从航天应用需求满足、系统未来可扩展以及现 有技术可达的角度,选用 SpaceWire 总线作为智能处理通用 平台高速数据传输途径。

#### 1.2 总线网络拓扑

智能处理通用平台总线网络构成如图 2 所示。载荷设备、智能处理平台模块、数传发射机均连入 SpaceWire 网络,实现数据交互、处理、下发全流程。每类模块根据应用需求配置 1-N 块, SpaceWire 网络通过路由器进行级联,形成网状结构,实现各模块、单机间互联互通。



在实际应用中,光学载荷数据量极大(Gbps带宽), 此类载荷通常不直接接入SpaceWire网络,经载荷数据预处 理后生成百兆级有效数据后,接入网络进行深度处理、融 合分析以及存储。

本文中拟采用统一的硬件接口和标准通信协议,屏蔽 网络内部连接细节,使得用户可实现 SpaceWire 接口即插即 用,任意两者之间实现动态链接,建立一对一、一对多、 多对一的传输通道。

# 1.3 寻址方式

SpaceWire 总线数据包层协议继承了 IEEE1355-1995 定义的数据包装协议,规定了总线源端到宿端的数据包装 格式。数据包格式定义如表 2 所示。

项目	TTE	SpaceWire	SpaceFibre	
包长度	1 500 字节(以太网帧)	无约束	无约束	
数据速率	1 Gbps	400 Mbps	1~6.25 Gbps	
兼容性	与以太网在包和网络级别兼容	—	在包和网络级别与 SpaceWire 兼容	
协议包头开销	100 字节数据时超 40%, 1 000 字节约 3%	可以忽略	可以忽略	
时延	10 ns,可以确定	不确定,与拓扑相关,每跳小于2μs	不确定,与拓扑相关,每跳小于2μ	
电缆长度(以最高速率参考)	25 m 电缆,5 km 光纤	10 m	10 m	
工作模式	全双工	全双工	全双工	
可调速率	是	是	是	
FDIR	有	有	有	
通讯方式	时间/事件触发	事件触发	时间/事件触发	
节点个数限制	无限制	224 * 224	224 * 224	
是否有航天级别芯片	国内无芯片,FPGA实现协议, IP核昂贵,国内研究不多	AT7910E,AT7911E	国内有大量的 SpaceWire 研究基础	

表1 高速数据总线传输特性

表	€ 2 SpaceWire 总纲	线数据包格式
目标地址	数据域	包结束标志 EOP/EEP

其中,目标地址根据 SpaceWire 网络结构及传输路径情况来确定;包结束标志 EOP/EEP,表示传输的数据包正确 或错误。EOP/EEP 末尾就默认传输新的数据包。

SpaceWire 网络有 2 种寻址方式:

 路径寻址。通过物理端口指定数据传输目的地,各 级路由节点具有包头删除功能,将通过的数据包首字节删 除,把第2个字节作为数据包的新包头首字节地址送出。

2)逻辑寻址。将 SpaceWire 路由器的物理端口通过路 由表映射到某一个逻辑地址上,通过查找路由表确定逻辑 地址对应的输出端口,目标地址只需要由一个数据字符长 度的逻辑地址来表示。利用逻辑寻址方式不需要关注具体 网络结构,因此可屏蔽网络连接细节。

本文设计中,应用数据交互采用逻辑寻址方式,基于 路由表查找目的地。各个载荷设备、模块将各自的应用数 据按照表2组包,数据包通过各级路由时,在路由器控制下 逐级传输至指定逻辑地址对应的某路由某端口直连的目的 单机或模块。

# 1.4 协议定义

智能处理通用平台中应用 SpaceWire 总线传输的数据包括两类,应用数据和路由配置数据。

传输的应用数据,包括载荷设备业务数据、载荷观测数据、预处理数据、切片数据、融合处理数据、任务请求 以及载荷设备控制信息等。数据域格式采用 CCSDS 标准数 据包格式,设计为定长格式,如表3 所示。包主导头定义中 应用过程标识符(APID) 区分各类应用数据。

			包主导	寻头			包数 据域	校验
版本 号 3bits	数 包类 型 1bit	x据包 副导 头志 1bit	标志 应用过 程标 识符 11bits	包招 分组 标志 2bits	E制域 源包序 列计数 14bits	包数据 长度 16bits	数据	CRC
	2	Bytes		2 H	Bytes	2 Bytes	1016 Bytes	2 Bytes

表 3 数据域格式定义

配置数据包括各个节点的端口状态、通信速率、路由表等,配置成功即可为各载荷设备提供数据传输服务。对路由器的管理采用远程存储器访问协议(RMAP)进行配置,并读出内容以确认配置正确。依据ECSS-E-ST-50-12C标准,RMAP写入操作和读出操作命令如表4和表5所示。

#### 1.5 系统重构及冗余设计

为提高系统可靠性,载荷设备电子学、数传发射机以 及智能处理通用平台中预处理模块、智能处理模块、核心 管理模块、路由模块和大容量存储模块等均采用冷备份设 计,当部分模块故障时可以通过切机操作对系统重构,保障

表 4 KMAP 与操作命令包							
目标节点逻辑地址	协议标志号(0x01)	指示域	授权域				
<b>海端节占逻辑</b> 抽址	車条标号(MS)	<b> 事</b> 条标号(1S)	扩展子地址				
你啊 1 点之 在 地 止	事分析 5(110)	事力你与(25)	(0 <b>x</b> 00)				
子地址(MS)(0x00)	子地址(0x00)	子地址	子地址(LS)				
数据长度(MS)	数据长度	数据长度(LS)	包头 CRC				
用户数据	用户数据	用户数据	用户数据				
用户数据			用户数据				
用户数据	数据 CRC	EOP					

表 5 RMAP 读操作命令包

目标节点逻辑地址	协议标志号(0x01)	指示域	授权域
<b>海港节占逻辑抽</b> 址	車を転号(MS)	車& 标县(IS)	扩展子地址
砺畑中京这種地址	事方你与(1413)	争方你 5(1.3)	(0x00)
子地址(MS)(0x00)	子地址(0x00)	子地址	子地址(LS)
数据长度(MS)	数据长度	数据长度(LS)	包头 CRC
EOP			

系统能力的迁移,提高容错能力。系统重构,会对应用数据在 SpaceWire 网络的传输路径重新组织,抵达到新的物理端口。

应用 SpaceWire 网络的智能处理通用平台,适用于不同 卫星应用场景,在不改变智能处理通用平台硬件设计的情 况下,可以通过配置路由表和更新软件,即能将载荷设备 快速接入新的型号中。

# 2 实例设计

某卫星中配置 2 个载荷设备(电子学冷备份),智能处 理通用平台中配置 2 块预处理板(含主备)、1 块智能处理 板(含主备)、1 块核心管理板(含主备)、1 块存储控制板 (含主备,后端连接多块 Flash存储器)、X 波段发射机(含 主备),以此为例,介绍 SpaceWire 网络的软硬件设计。

#### 2.1 硬件设计

SpaceWire 网络核心是协议芯片,协议芯片代表有两款,AT7911E 和 AT7910E。AT7911E 提供3 组高速 SpaceWire 链接;AT7910E 是一款 SpaceWire 路由器芯片, 它包含8路 SpaceWire 接口、2路外部并行端口和1个内部 配置端口。它支持存储器 DMA 功能和虫洞路由功能,可以 用作独立路由器,也可以作为外部设备接入 SpaceWire 网络 的连接节点。本文构建基于 AT7910E 芯片的 SpaceWire 网 络,具体实现如图3 所示。

使用 3 片 AT 7910E 芯片,各路由芯片通过链路 1 和 8 端 口串联在一起,形成一个环形,对外共提供 18 路标准 SpaceWire 端口。本设计中,载荷设备电子学、X 数传发射 机、智能处理各模块均采用冷备份设计,外部使用 15 路端口 (含测试节点);各路由芯片两路双向并行端口 9、10 端口连 接 FPGA,FPGA 实现对各路由芯片控制、配置以及数据复 接、大容量存储读写、坏块管理等功能;选用 FPGA 芯片为 XILINX 公司的 Virtex-2 系列,型号为 XQ2V3000;3 片路 由芯片均与 FPGA 有直连通道,保障了存入大 容量存储的数据可以及时存入,无需多跳流转。 常态工作时仅有3个串联路由芯片以及8台载荷 /设备/单板工作。

#### 2.1.1 防静电接口电路设计

实际应用中发现,AT7910E的 SpaceWire LVDS 接口对电压较为敏感,静电、热插拔等可 能造成 LVDS 接口的损坏,导致部分 SpaceWire 通道无法使用。为解决该问题,使用 LVDS 接口 芯片进行转换保护,将 AT7910E 输出的 SpaceWire LVDS 信号,经 SNJ55LVDS32W 转为 单端,该单端信号再由 SNJ55LVDS31W 重新转 为差分信号输出;同理,外部输入的 SpaceWire LVDS 信号,先经 SNJ55LVDS32W 转为单端, 该单端信号再经由 SNJ55LVDS31W 重新转为差 分信号输送给 AT7910E 的 LVDS 输入端。电路设 计如图 4 所示。

2.1.2 路由芯片与 FPGA 连接引脚

FPGA对AT7910E实现控制、配置以及并 行端口的读写功能。FPGA与AT7910E间连接 信号如表6所示。FPGA提供系统时钟和复位 信号;上电配置输入和状态输出引脚复用;每 个FIFO的读写都与系统时钟同步,每个端口

提供了一个 8bit 的数据口和 1bit 控制口用于标识包的结束。

# 2.2 软件设计

# 2.2.1 地址分配及组路由

本设计中,所有节点均为冷备份,采用逻辑寻址方式, 逻辑地址分配范围是 32~255。主备单机设计使用相同的逻 辑地址,同一逻辑地址,其目的地对应主备设备直连的两 个物理端口,为简化设计,主备机均与同一路由芯片存在直



图 3 智能处理通用平台 SpaceWire 网络连接图



图 4 防静电 LVDS 接口电路

	表 6	AT	7910E	与]	FPGA	连接	信	묵
--	-----	----	-------	----	------	----	---	---

序号	标识	方向	说明
1	RST_7910	I	复位,低电平有效
2	FEEDBDIV[2:0]	I	芯片内部锁相环速率设置
3	STATMUXADDR [3:0]	Ι	状态寄存器地址输入
4	STATMUXOUT [7:0]	I/O	上电配置输入/状态输出复用引脚
5	EXTOUTDATA9_[8:0]	0	AT7910 外部接口 9 数据输出接口
6	EXTOUTREAD9	I	AT7910 外部接口 9 数据输出缓存 FIFO 读使能,低电平有效
7	EXTOUTEMPTY9	0	AT7910 外部接口 9 数据输出缓存 FIFO 空指示,低电平有效
8	EXTOUTDATA10_[8:0]	0	AT7910 外部接口 10 数据输出接口
9	EXTOUTREAD10	I	AT7910 外部接口 10 数据输出缓存 FIFO 读使能,低电平有效
10	EXTOUTEMPTY10	0	AT7910 外部接口 10 数据输出缓存 FIFO 空指示,低电平有效
11	EXTINDATA9_[8:0]	I	AT7910 外部接口 9 数据输入接口
12	EXTINFULL9	0	AT7910 外部接口 9 数据输入缓存 FIFO 满指示,低电平有效
13	EXTINWRITE9	I	AT7910 外部接口 10 数据输出缓存 FIFO 写使能,低电平有效
14	EXTINDATA10_[8:0]	I	AT7910 外部接口 10 数据输入接口
15	EXTINFULL10	0	AT7910 外部接口 10 数据输入缓存 FIFO 满指示,低电平有效
16	EXTINWRITE10	Ι	AT7910 外部接口 10 数据输出缓存 FIFO 写使能,低电平有效
17	CLK	I	系统时钟

备注:输入输出关系是相对于 AT7910E 而言的。

接物理链接。具体发送到哪个物理端口,自主寻址逻辑为: 1)选择链接正常的链路,如果端口未加电、电缆断开或链接 异常,则端口不可用;2)有唯一可用端口,则直接通过该端 口发送;3)有多个端口可用时,编号小的端口具有高优先级。 通过构造总线组路由实现多设备、模块之间的信息传输。逻辑 地址分配及6片路由芯片的路由表配置如表7所示。

共占反步	逻辑	L.		
11.11.11.11.11.11.11.11.11.11.11.11.11.	地址	A1,B1	A2,B2	A3 <b>、</b> B3
核心管理 A、B	0x21	8	6,7	1
智能处理 A、B	0 <b>x</b> 26	8	4,5	1
预处理 1A、1B	0 <b>x</b> 31	6,7	1	8
预处理 2A、2B	0 <b>x</b> 36	8	2,3	1
载荷 1A、1B	0x41	2,3	1	8
载荷 2A、2B	0 <b>x</b> 46	4,5	1	8
大容量存储 A、B	0  x 5  1	9	9	9
X波段发射机 A、B	0 <b>x</b> 56	1	8	2,3
FPGA	0 <b>x</b> 61	10	10	10
测试节点	0xAA	1	8	4

表7 地址分配和路由表配置

#### 2.2.2 AT7910E初始化设置

AT7910E初始化流程如图5所示。



图 5 AT7910E 初始化流程

芯片上电或复位后,通过复位配置信号 STAT\_MUX \_OUT 对芯片进行初始化配置,配置空间的读写操作采用 RMAP协议;为保证可靠性,配置完成后查询配置状态, 如果配置失败,则重新配置,有限次数失败后转而执行下 一个配置。配置状态信息遥测下发。

路由单元初始设置为 AutoStart 模式,主动监听各端口 信号;而各载荷、设备、单模块节点初始设置为 LinkStart 模式,主动发送信号。两者握手成功,则建链成功。

2.2.3 AT7910E 状态监测

在 AT7910E 工作期间,正常操作期间,通过配置输入 /状态输出复用接口轮询地读取当前活跃链路的链路错误/ 状态寄存器,以获取当前链路状态(错误复位、错误等待、 就绪、发起链接、链接中、运行中)和错误情况(包地址 错误、输出端口超时错误、链接断开错误、奇偶校验错误、 转义字符错误)。状态信息遥测下发供地面查看。

#### 2.2.4 分层协议实现

SpaceWire 网络中以标准空间包为单位实现星内数据交 互,采用分层设计思想,实现应用层与数据链路协议的分 离。分层协议如图 6 所示。



## 2.3 应用效果分析

将应用 SpaceWire 总线的智能处理平台与无网络连接的智能处理平台进行多维度比较,结果如表 8 所示,可见, 本文设计优势明显,接口种类少,协议标准,支持应用重 构且支持系统扩展。

衣。 应用双禾刈1	表 8	应用效果对	ŀ
-----------	-----	-------	---

	秋。 屋相滅末時	
项目	本文设计实例	无网络的智能处理平台
接口 种类	一种,SpaceWire	多种, CAN、内部三线制 LVDS、外部三线制 LVDS
链路层 协议	SpaceWire 标准	自定义,非标准
网络层 协议	SpaceWire 路由	无
应用 协议	CCSDS 标准	CCSDS 标准
应用 重构	网络内设备交互自由组合:路由 配置信息无需更改,重新配置软 件驱动层应用标识符与逻辑地 址的映射关系,更新应用层软件	受限于现有物理连接关系
切机操作	除路由模块之外的设备切机时 无需任何操作,执行自主寻址逻 辑;如果单个或多个路由芯片失 效,路由模块由主份切换至备份 工作,大容量存储模块也切换至 备份,软件和路由配置无需任何 更改。	切机后需发送指令配置端 口连接状态
系统 扩展	添加路由芯片,重新配置路由表	不具备扩展能力

#### 3 测试验证

# 3.1 测试环境

搭建测试环境如图7所示。

用 3 块邓迪公司的 SpaceWire EGSE 模块分别接入到图 8 路由模块端口 2、3、6,进行载荷模拟。EGSE 通过 usb 接口接入 PC 上位机,通过脚本语言实现数据发送与接收。路由表配置如表 7 所示。



#### 3.2 测试步骤和结果

3.2.1 数据传输速率测试

路由2端口连接的EGSE1作为载荷源节点,发送载荷 图像数据(对应逻辑地址 0x31)经路由达到EGSE3模拟 的载荷数据预处理板,设置传输速率为200 Mbps,分别比 对源节点发送和目标节点接收的二进制文件和光学灰度图 (图8),数据完全一致,测试通过。



图 8 源端和接收端数据比对

## 3.2.2 切机后自主寻址测试

EGSE 1 和 EGSE 2 分别模拟载荷 1 的主备机,路由模 块内部 FPGA 以 1 s 周期性发送 100 字节数据包(对应逻辑 地址 0x41) 给载荷,当 EGSE 1 加电时,EGSE 1 连接的上 位机软件接收到源端数据;当 EGSE 2 加电时,EGSE 2 连 接的上位机软件接收到源端数据。测试通过。

3.2.3 应用重构测试

EGSE 3 模拟指令发送端发送新的路由配置表(路由表 对应逻辑地址 0x61),与测试 1 的路由配置表不一致,给到 路由模块直连的 FPGA;重启路由模块后,EGSE 1 发送与 测试 1 相同的载荷数据(对应逻辑地址 0x31),EGSE 3 连 接的上位机不再接收到载荷数据,此处与测试 1 测试结果 不一致,EGSE 2 连接的上位机接收到数据,与新的路由配 置表设置一致,测试通过。

# 4 结束语

通过以上设计、分析以及基于 SpaceWire 路由单板和模 拟设备的测试,实现了 SpaceWire 总线在智能处理通用平台 中的应用。SpaceWire 总线有助于提高数据传输速率、简化 星载设备连接,同时增强设备的重用能力、可维修性和可 扩展性,从而降低开发成本,提高研制效率。本智能系统 目前已经处于整机原理样机联调过程中,将应用于大规模 星座中,其支持挂接节点数量大于18个,根据需要可继续 扩展;单节点速率在2~400 Mbps之间调节;系统内冗余 备份,支持系统重构。此外,随着 SpaceWire 空间网络标准 基础上升级研发的 SpaceFibre 总线的技术推广应用,本系 统可以通过桥接扩展方式能够实现超高速串行链路与组网 互联,未来有更大的发展空间。

#### 参考文献:

- [1] PARKES S. SpaceWire user's guide [Z]. STAR Dundee Limited, 2012.
- [2] SpW-10X SpaceWire Router User Manual-Issue 3.5 [C]. 7<sup>th</sup> January, 2015.
- [3] ECSS-E-ST-50-12C. SpaceWire: links, nodes, routers and networks [S]. Noordwijk: ECSS, 2008: 13-14.
- [4] 田堂胜,李 陆. 基于 SpaceWire 总线的 γ 射线监视器数据管 理模块设计 [J]. 核技术, 2018, 41 (4): 39-43.
- [5] 徐瑞瑞,赖晓敏. 星载 SpaceWire-1553B 总线桥接设计 [J]. 科学技术与工程, 2016, 16 (17): 199-203.
- [6] 范颖婷,朱振华.基于双总线的 FY-4 卫星测控数管分系统 及应用 [J].上海航天,2017,34 (4):104-117.
- [7] 吴中杰,刘江澜.可抢占实时星载 SpaceWire 总线网络研究 [J]. 中国空间科学技术,2016,36 (6):62-69.
- [8] 穆 强,牛跃华.应用 SpaceWire 网络的航天器分布式存储系 统设计 [J]. 航天器工程,2019,28 (2):78-84.
- [9] 冯国平,周 东. 航天器通用 SpaceWire 总线路由单元的研究 与实现 [J]. 计算机测量与控制, 2019, 27 (1): 241-249.
- [10] 于後慧,穆 强. 基于 1553B 和 SpaceWire 组合网络的星载 数据管理软件设计 [J]. 遥测遥控, 2021, 42 (4): 53-59.
- [11] 赵慧洁,程 宣. 用于火星探测的声光可调谐滤波器成像光 谱仪 [J]. 光学精密工程,2012,20 (9):1945-1952.
- [12] 陈 龙,刘淑芬. SpaceWire 光纤总线时钟同步方法研究 [J]. 航天控制, 2019, 37 (1): 34-39.
- [13] 柳 荫,安军社. SpaceWire 高速总线节点控制器的设计与 实现 [J]. 电子技术应用, 2018, 44 (11): 1-4.
- [14] 丁海峰. SpaceWire即插即用网络管理器设计 [D]. 哈尔滨: 哈尔滨工业大学, 2014.
- [15] 刘 健. 基于 AT7910 芯片的 SpaceWire 总线设计 [J]. 信息 技术与信息化, 2018, 12: 22-24.
- [16] 姚妍萍, 郭天永. 基于 SpaceWire 总线的高速多传感器数据 采集系统 [J]. 计量与测试技术, 2018, 45 (4): 46-51.
- [17] 赵俊艺,何兵哲. 基于 Spacewire 总线的星载数据系统 [J]. 飞行器测控学报,2009,28 (2):13-17.
- [18] 底素然,张伟功.面向星载数据管理系统的 SpaceWire 总线仿真 系统开发 [J]. 微电子学与计算机,2012,29 (1):164-167.
- [19] 龚泉铭,江源源. 面向大容量存储的 SpaceWire 传输层协议 设计 [J]. 电子设计工程, 2018, 26 (4): 29-33.
- [20] 宋艳军. 星载高速数传发射系统技术研究 [D]. 成都: 电子 科技大学, 2018.
- [21] 姜 宏,刘淑芬. 一种高速 SpaceWire 系统设计与验证 [J]. 空间控制技术与应用, 2019, 45 (3): 71-78.