

串扰时延故障的 SAT-ATPG 算法研究

尚玉玲, 钱 尚, 刘 鹏

(桂林电子科技大学 电子工程与自动化学院, 广西 桂林 541004)

摘要: 随着芯片运行速度不断提高, 对串扰时延的测试已成为一个迫切需要解决的问题; 文中提出一种面向多条攻击线的受害线上最大串扰噪声的测试生成方法; 此方法建立了串扰通路时延故障模型、分析了布尔可满足性问题、讨论了七值逻辑, 研究了串扰时延故障测试转换为 CNF 的逻辑表达式, 在非鲁棒测试条件下约简 CNF 范式, 并提出了串扰时延故障的 SAT-ATPG 算法; 最后通过实例分析, 对本文算法进行验证; 结果表明: 该算法对串扰时延故障的测试矢量的生成是有效的。

关键词: 串扰时延故障; 布尔可满足性; 时延测试

Study on SAT-ATPG Algorithm for Time Delay Fault of Crosstalk

Shang Yuling, Qian Shang, Liu Peng

(Guilin University of Electronic Technology School of Electronic Engineering and Automation, GuiLin 541004, China)

Abstract: As the improvement of chip operating speed, so it is high time to consider and take some measures to solve the problem. A test-generation method based on multiple crosstalk-induced glitch fault model is proposed. In this method, it discusses Boolean satisfiability problem and analyse the crosstalk path delay fault model as well as Seven value logic of test vectors. It also analyse the mathematical logical expression converted by the crosstalk path delay fault model. And simplified CNF expression under the condition of non robust test, then a SAT-ATPG test algorithm of crosstalk delay fault is proposed. Finally, the algorithm is verified by specific example and the performance of the algorithm is effective for crosstalk-induced delay faults.

Keywords: crosstalk delay fault; Boolean Satisfiability; delay faults testing

0 引言

随着电子信息技术不断发展, 高速电路中信号频率的增加、边沿变陡、电路板的尺寸变小和布线密度的增大, 这些因素使得在高速电路的设计中, 信号完整性^[1] (Signal Integrity, SI) 问题越发突出。串扰引起的时延故障是信号完整性问题中一个突出问题, 它是指相邻信号线同时发生跳变瞬间, 攻击线对受害线所产生的传输时间的变化的故障类型。对串扰故障模型的研究方面, 国内外研究者取得了一些成果, 文献[2]用无耗传输线的串扰为对象, 提出了最大攻击者模型, 文献[3]提出多跳变故障模型, 虽然使故障覆盖率增加, 但是大大降低了测试的效率。文献[4]在最大攻击者模型的基础上, 提出了最大信号完整性模型, 它的优点是克服了最大攻击者模型的缺点, 此外在串扰时延的测试方面, 它也提出了串扰时延故障, 最终得出串扰时延自动测试图形生成 (Automatic Test Pattern Generation) 算法。前人基于 D 算法、PODEM 算法、FAN 算法等进行了大量研究, 但是这些传统的 ATPG, 很难求解串扰引起的瞬态故障并检测问题。本文主要针对串扰通路时延故障模型进行测试, 以跳变通路时延故障模型为基础并引入串扰机制从而形成的一种串扰时延故障新模型, 其特点是在跳变时延故障模型主体上引入串扰信号, 将其转化成对应逻辑值从而对整个系统进行测试。近年来, 随着布尔可满足性 (Boolean Satisfiability), SAT 求解技术的发展及其广泛应用, 基于 SAT 的 ATPG 技术已经成为一种新的故障测试矢量

的生成方法, 被应用于电路时延故障测试的自动测试生成中, 如 Chen^[5]等人对电路的时延故障探究出了生成鲁棒测试集的具体方法, 李玲^[6]等人将增量式 SAT 技术应用到时延故障测试中。

1 布尔可满足性问题

布尔可满足性问题 (SAT), 它是第一个被证明的经典 NP 完全问题, 有着非常重要的理论意义和应用意义。是用来判断以合取范式 (Conjunctive Normal Form, 简称 CNF) 形式给出的命题逻辑公式是否存在一个真值指派, 使得该逻辑公式的逻辑值为真。在解决 SAT 问题的过程中采用 DPLL (Davis-Putnam-Logemann-Loveland) 算法^[7], 基本 DPLL 算法采用深度优化策略去遍历所有的数, 来找到一组赋值并使其满足这个问题的要求。当找到这组赋值的时候, 搜索就会停止, 或者遍历了所有的空间也没有找到满足条件的赋值, 搜索也会停止。经典的 DPLL 算法来判断公式的布尔可满足性一般求解思路如下。

Input: 输入一个待判定公式 K ;

Output: 输出公式 K 的可满足性判定。

Function DPLL- K

{ while($l < \max$)

{

从公式 K 中选择子句 M ; 若选不到, 则跳出此循环; 否则, 利用子句 M , 化简公式 K , 得到新公式 K_t ; 如果 K_t 为空, 那么输出公式 K 就是满足条件的, 停止; 否则, 输出公式 K 是不满足的, 停止;

}

}

收稿日期: 2016-07-25; 修回日期: 2016-11-08。

作者简介: 尚玉玲 (1977-), 女, 广西桂林人, 博士, 副研究员, 主要从事高速电路信号完整性测试研究。

2 基于 SAT 的串扰时延的 ATPG 测试方法

2.1 串扰通路时延故障模型

串扰通路时延故障模型是以跳变通路时延为基础, 引入串扰形成的模型。在进行测试时候应该同时满足: 1) 与通路时延故障模型测试相比, 它不仅需要在原始输入端加入一个跳变信号, 而且在测试路径上每一个逻辑门的输入都需要一个跳变信号。2) 每个门输入的跳变信号必须保持一致。在经过非门、与非门、或非门等逻辑门取反时, 下个门跳变输入值也要取反。3) 通路敏化: 在测试通路上, 要求旁路输入的第二个信号的输入值为非控制值, 这样能够在非鲁棒测试条件下将每一个时延故障都能够通过测试路径传输到输出端, 即检测出一个串扰通路时延故障。4) 对于攻击线和受害线, 将其转换成逻辑信号值, 作为限定条件进行测试矢量的求解。5) 采用单路径敏化测试方法, 不能同时测试多条敏化路径。

2.2 多值逻辑

测试时延故障, 采用七值逻辑系统^[8]。它由 4 个基本元素 $\{S_0, S_1, \bar{S}_0, \bar{S}_1\}$ 以及 3 个辅助元素 $\{X_0, X_1, X\}$ 组成。且每个元素分成两个部分, 字母 S 表示信号在传输时稳定不变, 如表示信号在传输时保持在 0 (1) 不变, 而 \bar{S}_0 (\bar{S}_1) 表示信号在传输过程中可变化, 终值为 0 (1)。辅助元素中, X 表示此时的信号稳定与否是一个未知状态, X_0 (X_1) 表示 S_0 (S_1) 或者 \bar{S}_0 (\bar{S}_1), XX 表示 $\{S_0, S_1, \bar{S}_0, \bar{S}_1\}$ 中的任何一个。数字部分 0 表示信号状态为低电平, 1 表示信号状态为高电平。编码表如表 1 所示, 使用一对向量组表示时延故障测试中输入和输出的状态, S 表示传输信号是稳定的, V 表示目前的逻辑值。

表 1 七值逻辑表

符号	编码(S,V)	说明
S_0	(1,0)	稳定信号 0
S_1	(1,1)	稳定信号 1
\bar{S}_0	(0,0)	下降跳变
\bar{S}_1	(0,1)	上升跳变
X_0	(X,0)	终值为 0 的跳变
X_1	(X,1)	终值为 1 的跳变
X	(X,X)	任意跳变

2.3 CNF 范式表达

因为自动测试矢量的生成是一个 NP 完全问题, 所以我们能用 SAT 矢量生成算法对此类问题求解。但是由于 SAT 算法是在 CNF 范式表达式的基础上进行求解的, 因此我们需要将电路串扰时延故障测试转换为 CNF 的数学逻辑表达式形式。电路转换成 SAT 求解器能处理的 CNF 范式表达式形式, 可分为两步:

(1) 用逻辑门的输入输出关系的功能函数, 考虑信号的时序, 进行该逻辑门特定逻辑的求解, 计算出输入输出的逻辑表达式。

(2) 根据蕴涵公式和等价公式计算逻辑表达式得出该门的合取范式, 也就是 CNF 逻辑表达式。我们可以用一个二元组 (Z_s, Z_v) 来表示测试通路中门的输出, 二元组 (X_s, X_v) 表示门的输入。从而按照蕴涵关系和门的功能函数和, 用逻辑门的输入来表示逻辑门的输出, 最终转换成 CNF 表达式。例如与非门^[9]有:

$$\begin{aligned} (Z_s, Z_v) &= \text{NAND}[(X_s, X_v), (Y_s, Y_v)] \Rightarrow \\ &(\bar{X}_s + \bar{Y}_s + Z_s)(\bar{X}_v + \bar{Y}_v + Z_s)(\bar{Y}_s + Y_v + Z_s) \\ &(X_s + Y_s + \bar{Z}_s)(X_s + \bar{Y}_s + \bar{Z}_s) \\ &(\bar{X}_v + Y_s + \bar{Z}_s)(\bar{X}_v + \bar{Y}_v + \bar{Z}_v)(X_v + Z_v)(Y_v + Z_v) \end{aligned} \quad (1)$$

2.4 非鲁棒性测试条件

在时延故障模型测试中, 引入非鲁棒测试条件, 设输入的测试矢量为 $\langle V_1, V_2 \rangle$, 如果它能将单时延故障沿着测试路径即敏化通路传播到输出端, 并且在规定的时间内检测到跳变信号, 同时输出的结果由跳变信号所决定, 那么我们就称这次非鲁棒测试是成功的。

同单通路敏化一样, 非鲁棒性测试具有两个条件。

1) 在输入端必须输入一个跳变信号, 使其沿着测试路径传播。

2) 在测试通路上, 要求逻辑门的旁路输入的第二个向量设定为非控制值 ncv, 称之为通路敏化。在非鲁棒测试条件下, 与门和与非门的第二个非控制量为 1, 或门、或非门第二个向量的非控制量为 0, 旁路输入表如表 2 所示。

表 2 旁路输入表

门类别	与门	或门	与非门	或非门
旁路输入	X_1	X_0	X_1	X_0

其中: X_1 是终值为 1 的跳变, X_0 是终值为 0 的跳变。根据旁路输入表以及激活通路上跳变引起时延故障条件, 可以确定一些输入输出值, 代入标准的 CNF 范式中, 最终可得到 CNF 的最简形式。

2.5 测试生成算法

将抽象门的数字电路转化成 CNF 合取范式, 并对故障模型进行建模以及转化, 将 ATPG 问题转化成 SAT 问题, 最后由 SAT 求解器进行求解。测试矢量生成主要包括 4 个步骤:

STEP1: 提取电路信息建立有向循环图。

STEP2: 分析每一个逻辑门, 将对应的每个门电路按公式 1 转换成 CNF 范式表达式。

STEP3: 在处理所有门的逻辑转换后, 找出其中一条故障路径, 指出攻击线和受害线, 根据输入的跳变, 将对应逻辑值代入到 CNF 公式中去; 并根据非鲁棒测试的旁路敏化条件来敏化旁路输入, 并加入串扰时延触发条件, 同样转换到 CNF 范式中。

STEP4: 将 STEP3 作为 STEP2 的约束条件进行 CNF 范式的最终化简, 然后将最终范式作为串扰时延故障的最终数学描述, 输入到 SAT 求解器中进行求解, 由此可以得到测试矢量, 否则该故障就不可测试。

3 实例及算法性能分析

3.1 实例分析

下面以 ISCAS' 85 Benchmarks C17 为例, 对串扰时延故障进行分析, 逻辑图如图 1 所示。

其中故障点在 X_7 处, 攻击线 X_2 的障类型为下降减速时延, 信号采样在 X_{10} , 其中被测通路为 $X_4 \rightarrow X_7 \rightarrow X_8 \rightarrow X_{10}$ 。本电路的 CNF 范式表达式为: $Q_C = \text{NANDG}_1 \cdot \text{NANDG}_2 \cdot \text{NANDG}_3 \cdot \text{NANDG}_4 \cdot \text{NANDG}_5 \cdot \text{NANDG}_6$ 。因此串扰故障时




图 1 实例电路图

延模型情况下的组合电路的 CNF 表达式为:

$$\begin{aligned}
 & (\bar{X}_{1S} + \bar{X}_{3S} + X_{6S})(\bar{X}_{1S} + X_{1V} + X_{6S})(\bar{X}_{3S} + X_{3V} + X_{6S}) \\
 & (X_{1S} + X_{3S} + \bar{X}_{6S})(X_{1S} + \bar{X}_{3S} + \bar{X}_{6S})(\bar{X}_{1V} + X_{3S} + \bar{X}_{6S}) \\
 & (X_{1V} + X_{6V})(X_{3V} + X_{6V})(\bar{X}_{1V} + \bar{X}_{3V} + \bar{X}_{6V}) \cdot \\
 & (\bar{X}_{3S} + \bar{X}_{4S} + X_{7S}) \\
 & (\bar{X}_{3S} + X_{3V} + X_{7S})(\bar{X}_{4S} + X_{4V} + X_{7S})(X_{3S} + X_{4S} + \bar{X}_{7S}) \\
 & (X_{3S} + \bar{X}_{4S} + \bar{X}_{7S})(\bar{X}_{3V} + X_{4S} + \bar{X}_{7S})(X_{3V} + X_{7V})(X_{4V} + X_{7V}) \\
 & (\bar{X}_{3V} + \bar{X}_{4V} + \bar{X}_{7V}) \cdot (\bar{X}_{2S} + \bar{X}_{7S} + X_{8S})(\bar{X}_{2S} + X_{2V} + X_{8S}) \\
 & (\bar{X}_{7S} + X_{7V} + X_{8S})(X_{2S} + X_{7S} + \bar{X}_{8S})(X_{2S} + \bar{X}_{7S} + \bar{X}_{8S}) (2) \\
 & (\bar{X}_{2V} + X_{7S} + \bar{X}_{8S})(X_{2V} + X_{8V})(X_{7V} + X_{8V}) \\
 & (\bar{X}_{2V} + \bar{X}_{7V} + \bar{X}_{8V}) \cdot \\
 & (\bar{X}_{5S} + \bar{X}_{7S} + X_{9S})(\bar{X}_{7S} + X_{7V} + X_{9S})(\bar{X}_{5S} + X_{5V} + X_{9S}) \\
 & (X_{5S} + X_{7S} + \bar{X}_{9S})(X_{7S} + \bar{X}_{5S} + \bar{X}_{9S})(\bar{X}_{7V} + X_{5S} + \bar{X}_{9S}) \\
 & (X_{5V} + X_{9V})(X_{7V} + X_{9V})(\bar{X}_{5V} + \bar{X}_{7V} + \bar{X}_{9V}) \cdot \\
 & (\bar{X}_{6S} + \bar{X}_{8S} + X_{10S}) \\
 & (\bar{X}_{6S} + X_{6V} + X_{10S})(\bar{X}_{8S} + X_{8V} + X_{10S})(X_{6S} + X_{8S} + \bar{X}_{10S}) \\
 & (X_{6S} + \bar{X}_{8S} + \bar{X}_{10S})(\bar{X}_{6V} + X_{8S} + \bar{X}_{10S})(X_{6V} + X_{10V}) \\
 & (X_{8V} + X_{10V}) \\
 & (\bar{X}_{6V} + \bar{X}_{8V} + \bar{X}_{10V}) \cdot (\bar{X}_{8S} + \bar{X}_{9S} + X_{11S})(\bar{X}_{8S} + X_{8V} + X_{11S}) \\
 & (\bar{X}_{9S} + X_{9V} + X_{11S})(X_{8S} + X_{9S} + \bar{X}_{11S})(X_{8S} + \bar{X}_{9S} + \bar{X}_{11S}) \\
 & (\bar{X}_{8V} + X_{9S} + \bar{X}_{11S})(X_{8V} + X_{11V})(X_{9V} + X_{11V}) \\
 & (\bar{X}_{8V} + \bar{X}_{9V} + \bar{X}_{11V})
 \end{aligned}$$

为了求得测试矢量, 必须要让 CNF 范式值为 1。由旁路输入表可得通路的敏化条件为: $\bar{Q}_T = X_{2V}X_{3V}X_{6V}$, 令 $\bar{Q}_T = 1$ 因此, 可得出 $X_{2V} = X_{3V} = X_{6V} = 1$, 又由非鲁棒测试的第一个条件得到测试向量需要在每一条传输线上产生一个下降跳变, 有串扰故障传播的条件: $Q_S = \bar{X}_{4S} \bar{X}_{7S} \bar{X}_{8S} \bar{X}_{10S} \bar{X}_{4V} X_{7V} \bar{X}_{3V} X_{10V}$, 令 $Q_S = 1$ 因此, 可以得到 $\bar{X}_{4S} = \bar{X}_{7S} = \bar{X}_{8S} = \bar{X}_{10S} = \bar{X}_{4V} = X_{7V} = \bar{X}_{3V} = X_{10V} = 1$, 现在将所得到的现有条件代入到 CNF 范式中, 由测试生成算法的 STEP 3 得到 CNF 可以进一步简化为:

$$\begin{aligned}
 & (\bar{X}_{1S} + \bar{X}_{3S} + X_{6S})(\bar{X}_{1S} + X_{1V} + X_{6S})(X_{1S} + X_{3S} + \bar{X}_{6S}) \\
 & (X_{1S} + \bar{X}_{3S} + \bar{X}_{6S}) \\
 & (\bar{X}_{1V} + X_{3S} + \bar{X}_{6S}) \bar{X}_{1V}(\bar{X}_{5S} + \bar{X}_{9S})(\bar{X}_{5S} + X_{5V} + X_{9S}) \\
 & (X_{5S} + \bar{X}_{9S}) \\
 & (\bar{X}_{5V} + \bar{X}_{9V})(X_{5V} + X_{9V})(\bar{X}_{9S} + \bar{X}_{11S})(\bar{X}_{9S} + X_{9V} + X_{11S}) \\
 & (X_{9S} + \bar{X}_{11S}) \\
 & (X_{9V} + X_{11V})X_{11V}
 \end{aligned} \quad (3)$$

再次重复操作 STEP3 得到 CNF 最简式:

$$\begin{aligned}
 & (\bar{X}_{1S} + \bar{X}_{3S} + X_{6S})(\bar{X}_{1S} + X_{6S})(X_{1S} + X_{3S} + \bar{X}_{6S}) \\
 & (X_{1S} + \bar{X}_{3S} + \bar{X}_{6S})(\bar{X}_{5S} + \bar{X}_{9S})
 \end{aligned}$$

$$\begin{aligned}
 & (\bar{X}_{5S} + X_{5V} + X_{9S})(X_{5S} + \bar{X}_{9S})(\bar{X}_{5V} + \bar{X}_{9V})(X_{5V} + X_{9V}) \\
 & (\bar{X}_{5V} + \bar{X}_{9V})(X_{9S} + \bar{X}_{11S}) \\
 & (\bar{X}_{9S} + X_{9V} + X_{11S})(X_{9S} + \bar{X}_{11S})
 \end{aligned} \quad (4)$$

最后令最简范式等于 1, 则所有的真值按照一定的赋值顺序构成了一个搜索空间的集合, 即 $V = \{X_{1S}, X_{3S}, X_{5S}, X_{5V}, X_{6S}, X_{9S}, X_{9V}, X_{11S}\}$, 经过反复赋值和回溯, 最终可得到测试向量 V 的空间。存在两种情况: $V_1 = \{11011001\}$, $V_2 = \{10011001\}$ 综合上面各个输入量得到 $V_{total} = \{1X_{1S}X_{2S}1X_{3S}11001111110001101\}$, 故最终得到 8 组测试矢量 X_1, X_2, X_3, X_4, X_5 如表 3 所示。

表 3 测试矢量表

测试矢量	(X _{1S} , X _{1V})	(X _{2S} , X _{2V})	(X _{3S} , X _{3V})	(X _{4S} , X _{4V})	(X _{5S} , X _{5V})
第一组	(1,0)	(1,1)	(1,1)	(1,0)	(0,1)
第二组	(1,0)	(1,1)	(0,1)	(1,0)	(0,1)
第三组	(1,0)	(1,1)	(1,1)	(1,0)	(0,1)
第四组	(1,0)	(1,1)	(0,1)	(1,0)	(0,1)
第五组	(1,1)	(1,1)	(1,1)	(1,0)	(0,1)
第六组	(1,0)	(1,1)	(0,1)	(1,0)	(0,1)
第七组	(1,1)	(1,1)	(1,1)	(1,0)	(0,1)
第八组	(1,1)	(1,1)	(0,1)	(1,0)	(0,1)

将 X_3, X_4 的向量组带入到与非门的 CNF 范式中, 并且使与非门范式值为 1, 即可得到故障点 X_7 的变化, 即 $(X_{7S}, X_{7V}) = (1,1)$, 又因为 $(X_{2S}, X_{2V}) = (1,1)$ 。那么指定的故障点是由攻击线 X_2 和受害线 X_7 同时同向跳变引起的下降时延减速故障。由以上测试向量可以求得该故障电路。

3.2 算法性能分析

参考文献[10]可以发现, 本文引用的 SAT 方法相对于传统的 ATPG 算法(例如 FAN 算法)效率更高。在 linux 系统 CPU2.93 GHz, 内存 512M 的 PC 机上, 对标准电路 ISCAS'85 电路进行了验证。对比 FAN 算法如文献[11]中的 CPU 时钟, 本算法具有明显的优势。如表 4 所示, 随机注入 20 个故障得出相应测试矢量所耗时间的平均值。

表 4 实验结果与文献[11]对比

电路	门数	文献[20]CPU 时间	本文 CPU 时间
C432	120	2.95s	0.23s
C499	162	42.67s	0.27s
C880	320	54.36s	0.30s
C1908	603	409.89s	0.34s

4 结论

在高速互联电路中, 串扰作为影响信号完整性问题中的一个重要因素严重影响信号传输的质量, 为了确保电路的正确, 需要对电路引起的故障进行检测, 传统的 ATPG 算法无法满足求解规模较大的问题, 文章提出的在串扰通路时延迟故障模型下使用布尔可满足性求解技术求解, 能够有效的、省时的解决时延故障的测试问题。

参考文献:

[1] 石光耀, 尚玉玲, 曲理. BGA 焊点形态和布局对信号完整性的影响 [J]. 桂林电子科技大学学报, 2013, 33 (4): 279-283.
 [2] Ahmed N, Tehranipour M, Nourani M. Extending JTAG for Tes-

ting Signal Integrity in SoCs [C]. Conference on Design, Automation and Test in Europe. IEEE Computer Society, 2003; 218-223.

[3] 张月, 李华伟, 宫月战等. 针对串扰引起的时延故障的测试产生 [J]. 计算机辅助设计图形学学报, 2004; 1448-1553.

[4] Chen W Y, Gupta S K, Breuer M A. Test Generation for Crosstalk-Induced Delay in Integrated Circuits [C]. IEEE, 1999; 191-200.

[5] Cheng KT, Chen CH. Generation of high quality non-robust test for Path delay faults. Proceedings of design automation conference, 1994, PP. 365-369.

[6] 李玲. 基于 SAT 的数字电路测试生成算法研究 [D]. 哈尔滨: 哈尔滨工程大学, 2012.

[7] 付宇, 吴为民, 姜升, 等. 基于 SAT 的组合电路自动测试向量生成 [J]. 微电子学; 2011, 14 (2): 230-234.

[8] 杨德才, 谢永乐, 陈光禹. 基于布尔可满足性的层次化通路时延故障测试 [J]. 电子测量与仪器学报; 2008, 22 (3): 6-10.

[9] 姜升. 基于 SAT 的通路时延故障测试生成技术的研究 [D]. 北京交通大学, 2011.

[10] Drechsler S. Acceleration of SAT-Based ATPG for industrial designs [J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems; 2008, 27 (7): 1329-13.

[11] 颜学龙, 梁晓琳, 尚玉玲. 基于 MAF 模型的串扰时延故障的测试矢量生成. 计算机工程与应用; 2009 (19).

(上接第 17 页)




图 5 具有 DCM 的 FTM 故障诊断部分顺序图

但是它给用户提供了理解诊断实施过程的手段。

通过以上诊断模型的建模分析可知, AI-ESTATE 服务是与测试诊断环境无关, 但是模型管理服务类是推理机操作服务类的基础, 也是诊断系统必然要使用的服务; 而对于推理机操作服务则因为系统需求的不同而使用的服务会有很大的不同, 特别是当不需要记录诊断系统的各种过程信息、状态信息时, 使用的服务一般仅涉及 load、estimated 类等服务。

5 总结

在武器装备不断升级改造、保障手段不断提高的情况下,

知识共享、软件可移植、互操作成为新的测试诊断系统的开发和升级的有效方法。面向服务的 AI-ESTATE 故障诊断系统规范封装服务使推理机的接口标准化, 提高了系统间可移植性和互操作性。AI-ESTATE 规范了模型管理服务 and 诊断知识信息模型的标准化描述, 实现了诊断知识的一致性描述, 使得诊断知识和数据可共享; 通过定义推理机的互操作服务使得 AI-ESTATE 兼容的故障诊断系统实现了测试与诊断的分离, 使得推理机软件得以互操作、可移植。基于 UML 的服务关系图和顺序图进一步的说明了 AI-ESTATE 推理系统互操作服务、模型管理服务在故障诊断静态模型和动态模型中的作用, 为开放式 AI-ESTATE 智能诊断系统的开发奠定了基础。

参考文献:

[1] 多丽华. 装备远程协同诊断服务共享模式及关键技术研究 [D]. 长沙: 国防科学技术大学, 2005.

[2] IEEE Std 1232-2002, IEEE Standard for Artificial Intelligence Exchange and Service Tie to All Test Environments (AI-ESTATE) [S].

[3] IEEE Std 1232-2010, IEEE Standard for Artificial Intelligence Exchange and Service Tie to All Test Environments (AI-ESTATE) [S].

[4] Pat Cosgriff, Michelle Harris, Alicia Helton. Intelligent Diagnostic Reasoning System Deployment Process and Results [A]. IEEE system Readiness Technology Conference. IEEE Autotestcon 2008 Proceedings [C]. Anaheim, California; IEEE, 2008; 154-158.

[5] William R. Simpson. A View of the AI-ESTATE Architecture and the ABBET Upper Layers [A]. IEEE system Readiness Technology Conference. IEEE AUTOTESTCON 1996 [C]. Dayton, OH, USA; IEEE, 1996; 213-217.

[6] Anthony L. Alwardt, Angela. Nielson. Utilizing A Service-Oriented Architecture to Perform Closed-Loop Diagnostics in Network Centric Support Environments [A]. IEEE Systems Readiness Technology Conference. IEEE AUTOTESTCON 2007 [C]. Baltimore, United States; IEEE, 2007; 332-339

[7] Houston King, Nathan Fortier, John W. Sheppard. An AI-ESTATE Conformant Interface for Net-Centric Diagnostic and Prognostic Reasoning [A]. IEEE AUTOTESTCON 2014 [C].

[8] 袁少辉, 刘坚, 于德介. 基于 UML 的设备远程协同诊断平台系统建模 [J]. 机电一体化, 2004 (3): 83-86.

[9] David Carlson. XML 应用的 UML 建模技术 [M]. 周靖, 侯奕萌, 沈金河, 等译. 北京: 清华大学出版社, 2003.