

基于 CPLD 的多路瞬态冲击信号 存储测试系统设计

周继昆, 张 荣, 李思忠, 黄海莹

(中国工程物理研究院总体工程研究所, 四川 绵阳 621999)

摘要: 为了对水平碰撞、跌落等环境试验中的多路瞬态冲击信号进行测试, 基于 CPLD 设计了多路瞬态冲击信号嵌入式存储测试系统; 系统采用高速串行 AD 转换芯片作为数据采集的执行器件, 实现了多路冲击信号的同步高速采集; 利用铁电存储器对采集到的信号进行在线存储; 设计了 USB 接口模块, 实现了 PC 机与测试系统之间的通信, 并在 LABVIEW 环境下设计了数据回读软件; 经试验验证了测试系统的正确性和可靠性。

关键词: CPLD; 冲击信号; 存储测试

Design of Multiple Transient Impulse Signals Storage Measurement System Based on CPLD

Zhou Jikun, Zhang Rong, Li Sizhong, Huang Haiying

(Institute of Systems Engineering, China Academy of Engineering Physics, Mianyang 621999, China)

Abstract: In this paper, a storage measurement system based on CPLD is designed to test the multi transient impulse signals in horizontal collision or drop test environment experiment. The system utilizes high-speed serial AD conversion chip as the implementation of the data collection device, which realized synchronization and high-speed data acquisition of multiple impulse signal. The collected signals were stored in an ferroelectric memory online. A USB interface module was design to realize the communication between the PC and test system, and the date recovery software is developed in LabVIEW environment. The experiment verified the correctness and reliability of the test system.

Keyword: CPLD; impulse signals; storage measurement

0 引言

在武器装备的生产、运输和使用过程中, 通常会受到瞬态冲击的影响, 对武器装备的性能有着重要影响^[1]。因此, 需在武器装备研制过程中通过环境试验的手段对其抗冲击性能进行考核。常见的试验方法有水平碰撞^[2]、跌落^[3]等, 由于这类试验所产生的瞬时加速度值可达上万个 g , 且滑行距离长, 很难在线对冲击信号进行测量, 需研制嵌入式存储测试系统先将冲击信号进行采集存储, 然后通过回读软件将信号回读到 PC 机进行分析。

文献 [4] 基于 DSP 设计了瞬态冲击信号测试系统, 但系统没有在线存储功能, 且 DSP 最多只能实现两路信号的同步采集。文献 [5] 基于 CPLD 设计了振动信号的多路存储测试系统, 但系统采样频率低, 工作过程中需要单片机进行干预, 系统架构较复杂, 在高速瞬态冲击的作用下可靠性降低, 无法满足冲击试验的测试需求。本文以 CPLD 作为系统控制芯片, 采用 ADC121 12 位高速串行 AD 转换芯片对冲击信号进行采样, 利用铁电存储器对信号进行在线存储, 设计了多路冲击信号同步高速测试系统, 单路采样频率可达 500 kHz, 而冲击信号的有效频率段在 100 kHz 以内^[1], 可满足测试需求, 系统架

构简介、体积小、成本低。

1 测试系统架构及工作原理

测试系统结构如图 1 所示, 系统分为存储测试模块和数据回读模块两部分, 其中存储测试模块安装在被试验件上, 对试验中的冲击信号进行采集并存储到铁电存储器中, 待试验完成后通过接插件与数据回读模块连接, 由 PC 机发指令对试验数据进行读取。信号调理电路用于将加速度计输出信号调理为 AD 转换器可接受的电压范围, CPLD 控制 AD 芯片对冲击信号进行采样, 当检测到触发电平上升沿时, 开始对信号进行预采样, 当检测到加速度计输出超过设定的阈值后, 开始对冲击信号进行存储, 为了保证对冲击信号的采样率不小于 500 kHz, CPLD 必须在 $2 \mu\text{s}$ 内完成多路信号的并行采集和存储。




图 1 测试系统结构图

收稿日期: 2015-12-28; 修回日期: 2016-02-15。

作者简介: 周继昆(1987-), 男, 重庆人, 硕士, 主要从事仪器仪表与测控技术方向的研究。

2 硬件设计

2.1 信号调理电路设计

本文选用的 AD 芯片的电压输入范围为 0~3.3 V，因此，信号调理电路需将加速度计输出调理为 0~3.3 V。基于 AD824 运算放大器的信号调理电路如图 2 所示，调理电路包括电荷放大、滤波、限幅等功能。




图 2 信号调理电路原理图

2.2 采集与存储电路设计

根据文献 [1]，冲击信号持续时间段、频率高，其有效持续时间通常在 100 ms 以内，有效频率在 0~100 kHz 范围内。为了能得到较好的采样效果，本文单通道采样频率的设计指标为 500 kHz。因此，选用 ADC121 12 位高速串行 AD 转换芯片作为数据采集执行器件，该芯片最高采用频率可达 1 Msps，满足系统需求。为了实现数据的高速存储，本文选用 FM22L16 型铁电存储芯片作为存储器，该芯片容量为 256 k×16 bit，可以并行写入和读取，读写周期为 110 ns。根据所选的器件，数据采集与存储电路可实现 4 路冲击信号的并行采集与存储，存储的冲击时间可达 125 ms，电路原理图如图 3 所示。




图 3 采集与存储电路示意图

FM22L16 型铁电存储芯片引脚电平为 3.3 V，可直接与 CPLD IO 口连接。CPLD 的型号为 MAXII EPM570T100I5，有丰富的 IO 资源，考虑到 CPLD 的 IO 端口的驱动能力，一个 IO 端口分别驱动两个 AD 芯片的片选信号和时钟。Trigger 为外部 3.3 V 触发电平，P1 为与 USB 的接口。

2.3 USB 接口模块电路设计

USB 接口模块是 PC 机与采集存储模块之间进行数据交互的桥梁，PC 机可通过该模块向下发送指令，数采模块根据指令执行相应的操作或将存储器中的数据上传到 PC 机。

本文基于 FT245BM 芯片设计 USB 接口模块，FT245BM

芯片是由 FTDI 公司推出的第二代 USB 接口芯片，与其他 USB 芯片相比，用户无需考虑固件设计以及驱动程序的编写，从而能大大缩短 USB 外设产品的开发周期。模块的电路原理图如图 4 所示，其中 P2 是与存储测试模块的接口。




图 4 回读模块电路原理图

3 软件设计

3.1 CPLD 时序逻辑软件设计

时序逻辑软件的主要功能包括：读取 PC 机指令、触发电平检测、预采样、阈值判断、数据存储、读存储器、擦除存储器等。其中对存储器的读和擦除操作是根据相应的 PC 机指令完成了，擦除操作是对存储器的所有存储单元写 00h，PC 机指令定义如下。

01h: 擦除存储器；

02h: 读存储器的数据并上传到 PC 机。

时序逻辑软件采用有限状态机的方法设计，状态机流程图如图 5 所示。




图 5 状态机流程图

系统上电后进入 ST0 空闲状态，若采集存储模块与 USB 模块连接时，PC 机可通过 USB 模块向采集存储模块发送指令；同时，采集存储模块也可能被触发信号激活进入数据采集状态。因此，在 ST0 状态下同时对 USB 模块缓冲区中是否有指令和触发信号上升沿进行检测。当检测到 USB 模块缓冲区中有指令时，对指令进行译码，若为有效指令则执行相应操

作, 完成后回到 ST0 状态; 当检测到触发信号 Triger 上升沿时, 系统进入预采样状态, 在该状态中 CPLD 开始控制 AD 对加计输出值进行采样但不存储, 当加速度计输出大于设定的阈值后则开始对加计输出采用存储;

在 ST5 中单通道采样频率为 500 kHz, 采用 16 位对数据进行存储, 则 4 个通道采样 125 ms 所占的存储空间为 $250 \text{ k} \times 16 \text{ bit}$, 接近存储器的最大容量, 应停止采样, 进入并保持 ST6 停止状态, 待试验结束重新上电后进入 ST0 状态, PC 机可读取试验数据。FT245BM、ADC121、FM22L16 的时序可查阅其芯片说明手册, 或相关文献 [6-8], 本文不再论述。

3.2 上位机数据回读软件设计

上位数据回读机软件的功能模块如图 6 所示。上位机软件包括: 发送控制指令、接收数据、数据处理、数据存盘 4 个功能。发送的控制指令包括读存储器指令和擦除存储器指令, 当发送完读存储器指令后, 开始接收采集与存储模块中存储的试验数据。




图 6 上位机软件功能模块图

数据接收完成后, 可对数据显示、滤波等处理, 并将数据以 TDMS 格式存入计算机硬盘。上位机软件在 LABVIEW 环境中开发。

4 试验结果分析

为了验证系统可以实现 4 路冲击信号的并行采集存储, 将一只加速度计的输出同时接入 4 路 AD 芯片输入, 通过撞击冲击信号, CPLD 控制 4 路 AD 同时对该信号进行并行采集存储。试验完成后, 利用上位机数据回读软件将铁电存储器中的试验数据读出, 如图 7 所示。从图中可以看出, 4 路 AD 采集到的数据基本一致, 说明系统实现了 4 路信号的同步并行采集存储, 单通道采样率为 500 kHz, 达到了预期效果验证了系统的正确性。




图 7 试验波形 (X 轴—时间 ms, Y 轴—加速度 $\times 10^3 \text{ g}$)

5 结论

本文基于 CPLD 设计了多路瞬态冲击信号存储测试系统, 实现了多路冲击信号的同步高速采集存储。由于采集与存储模块采用了模块设计将该系统进行简单的叠加即可对 8 路、16 路以及 64 路等多路冲击信号的存储测试。本文还基于 USB 接口芯片设计了数据回读接口模块, 并在 LABVIEW 环境下设计了数据回读软件, 可将测试到的冲击信号回读到 PC 机进行二次分析与处理。最后, 通过试验验证了测试系统的正确性。

参考文献:

- [1] 类玉富, 刘芳, 傅鹏程. 多路瞬态信号测试系统研究 [J]. 总参炮兵装备技术研究所学报, 1998, 3: 15-20.
- [2] 潘建强, 刘建湖, 杨云川, 等. 水平式强碰撞冲击机冲击响应分析 [A]. 第十届全国冲击动力学学术会议 [C]. 太原, 2011.
- [3] 汤静, 张宇. 仪器仪表运输、运输贮存环境试验中碰撞和跌落试验 [J]. 自动化与仪器仪表, 2001, 2: 110-111.
- [4] 胡柱龙, 徐刚, 抑香稚. 基于 DSP 的瞬态冲击信号采集的研究 [J]. 计算机测量与控制, 2006, 14 (2): 272-280.
- [5] 魏明, 生刘莹, 警斌, 等. 基于 CPLD 高速信号存储测试系统的设计 [J]. 微计算机信息, 2008, 24 (10): 189-193.
- [6] 石波涌, 应文威, 蒋宇中. 基于 FT245BM 的数据采集系统设计与实现 [J]. 舰船电子工程, 2010, 30 (12): 125-129.
- [7] 蔡江洪, 史小军, 朱为, 等. 利用 FT245BM 实现 FPGA 与 PC 机的 USB 通讯 [J]. 电子器件, 2005, 28 (1): 132-137.
- [8] 郑剑翔. 基于 FRAM 铁电存储器的可移动数据采集器 [J]. 电子技术, 2004, 2: 7-9.

(上接第 5 页)

- [6] ITU. ITU-R S. 733-2 Determination Of The G/T Ratio For Earth Stations Operating In The Fixed-Satellite Service (S) Geneva: ITU, 2000.
- [7] Garg V K, Rauthan D B. Choice of Moon for G/T Measurement [J]. IETE Journal of Research 2015; 31 (3): 73-77.
- [8] 王中果, 王振兴, 汤海涛, 等. 频率偏置对 Ka 频段圆极化频率复用数传链路的影响 [J]. 航天器工程, 2014, 23 (5): 65-71.
- [9] Srinivas R, Nithyanandan Dr L, Subba Rao P V V. Evaluation Of Remote Sensing Satellite Ground Station Performance In Prbs Local

- Loop, Tpg Loop Mode From FarField Boresight And Validation Of Satellite DownlinkChain For Indian Remote Sensing Satellite Series (J) International Journal Of Electronics And Communication Engineering & Technology (IJECET). 2013, 4 (4): 119-125.
- [10] 王中果, 汪大宝, 曹京, 等. Ka 频段双圆极化频率复用的星地数传链路分析 [J]. 航天器工程, 2013, 22 (5): 85-91.
- [11] Srinivas R, Nithyanandan L, Umadevi G, Padmavathi C S, Radha Nayani. Remote-sensing satellite ground station evaluation using QPSK emulator with test pattern and PRBS generation [J] CEAS Space Journal 2015, 7 (4): 399-417.