文章编号:1671-4598(2015)01-0195-03

中图分类号:TP911.7

文献标识码:B

# 基于 FPGA 的电容式编码器数据采集系统 设计与实现

# 李 锋,祝玉芳,程 坤

(东华大学 计算机科学与技术学院,上海 201620)

**摘要:**为了精确地获取电容式编码器输出信号中所携带的位置信息,文章设计了一套基于现场可编程门阵列(FPGA)的电容式编码器数据采集系统;文中介绍了带通滤波器、同步正交解调、低通滤波器和Cordic等系统模块,并详细分析了系统的稳定性和误差;实验结果表明,在转速度为800 rpm时,角度分辨率可达到0.192度,在一个周期内最大误差0.0028度,平均误差0.0008度,静止抖动0.00726度,统能够实时的获取转子的位置信息,同时具有较好的精度和稳定性。

关键词: 电容式编码器; 同步正交解调; FPGA; Cordic

# Design and Implementation of Capacitive Encoder's DAQ Based on FPGA

## Li Feng, Zhu Yufang, Cheng Kun

(Dept. of Computer Science and Technology, Dong Hua University, ShangHai 201620, China)

Abstract: In order to accurately obtain the position information from the output signal, this paper proposed a capacitive encoder's data acquisition system based on FPGA. Algorithm of band pass filter, synchronous quadrature demodulator, low pass filter, and Cordic have been adopted in the design. And we make a detail discussion about the system stability and error. The results show: as rotational speed is 800rpm, resolution is 0.192 degree and the mean error is 0.0008 degree. The system not only obtains the position information of rotor in a real time, but also has a good resolution and accuracy.

Keywords: capacitive encoder; synchronous quadrature demodulator; FPGA; Cordic

### 0 引言

与常用的光电编码器相比,电容式编码器有着耐用、可靠 和准确的优点<sup>[1-3]</sup>,但也由于系统计算复杂度高,抗干扰性 差,其应用受到很大限制。为提高数据采集抗干扰能力,提高 系统精度和整个系统的集成的方便性,不同于传统编码器的正 余弦(sind和 cosd)和方波(PWM)输出方式,我们对电机转 子输出的信号是经过2路激励信号调制后的正弦波(sin(*ar* + *d*)),在波形放大、模数转换后,采用数字滤波和 Cordic 算 法,精确地获取电容式编码器转子的绝对位置。这种处理方法 虽然抗干扰和精度有很大提高,但计算量比较大,尤其在高速 应用领域,对计算速度要求更高。因此本文采用 FPGA 芯片, 充分利用 FPGA 强大的计算能力,实现了一个高性能电容式 编码器。

#### 1 系统设计与实现

#### 1.1 系统结构

系统结构如图 1 所示,激励信号发生器分别产生两个同步 的激励信号:  $A \sin \omega \tau$  和  $A \cos \omega \tau$ ,其频率为 10 kHz~1 MHz, 该激励信和位置信息经正交调制,完成了对微弱位置信息信号 的放大和矫正,大大提高了系统抗干扰能力,进而形成含有转 子位置信息  $A \sin(\omega \tau + \theta)$  的模拟信号。

$$A\sin\omega\tau\cos\theta + A\cos\omega\tau + \sin\theta = A\sin(\omega\tau + \theta) \tag{1}$$

**收稿日期:**2014-04-26; 修回日期:2014-06-23。

作者简介:李 锋(1969-),上海人,副教授,主要从事智能信息处 理、嵌入式系统方向的研究。 为了便于数字处理,该信号经过 AD 转换后,送入 FPGA 处理。由于载波解调对信号的质量要求较高,因此需要对采样 后的信号进行带通滤波处理,以去除电磁干扰及其他的一些低 频噪音,之后再将处理后的激励信号与 sinar 和 cosar 分别相 乘从而进行正交解调。正交解调时须保证调制使用的 sinar 和 cosar 与解调使用的两路信号的同步。正交相乘如公式(2) (3) 所示:

$$A\sin(\omega\tau + \theta) * \sin\omega\tau = \frac{A^2 [\cos\theta - (\cos 2\omega\tau + \theta)]}{2}$$
(2)

$$A\sin(\omega\tau + \theta) * \sin\omega\tau = \frac{A^2 [\sin\theta - (\sin2\omega\tau + \theta)]}{2} \qquad (3)$$

正交相乘后,两路信号中除包含(sinθ和 cosθ)外,同时还 含有高频信号 cos(2ωr + θ)和 sin2(ωr + θ),这种高频信号的频 率要远远大于θ随转子转动的频率,因此需要通过低通滤波器 将其消除掉。经低通滤波器后的两路信号分别只含(sinθ和 cosθ)分量,再将其导入反正切 Cordic 算法模块得出角度值。 编码器的数据采样频率非常高,数据输出一般采用串行的通信 方式,常用的协议有 Endat, SSI, Biss 等,本设计采用德国 IC-Haus 公司提出的 Biss 协议。

#### 1.2 ADC 转换模块

ADC 模块是本系统中至关重要的一个模块,它影响着系统的精度和分辨率,本设计采用了 TI 公司的 ADS8406,此芯 片具有在 1.25 MSPS 的高处理速度工作时 155 mW 的低功耗 性能,同时能并行输出 16 bit 的有效数据。

为了提高系统的分辨率,本文通过将电子码盘细分为16 个信号周期。单个信号周期时机械角θ在[0,360°]内的模



图 1 系统硬件结构框图

拟信号可以转化为 2<sup>-16</sup> 个相应的数字信号。而采用 16 个信号 周期时,如图 2 所示一个机械周期已经细分成 16 个电周期, 则此时 $\theta$ 在  $[0, 360^\circ]$  内可以得到 16 \* 2<sup>16</sup> 个数字信号,从而 将分辨率提高到了 20 位。



#### 1.3 带通滤波器模块

电容式编码器对电磁干扰非常敏感,容易产生噪声,而载 波解调对信号的质量要求又较高,所以在角度解调前需先对信 号做带通滤波处理,以保证解调的准确性。本设计中载波信号 sinωr 和 cosωr 频率为 20 kHz,假设θ的最大频率为1 kHz,即 转子的最大转速为 3 750 RPM。此带通滤波器的带通频率为 [15 000, 25 000]。

#### 1.4 低通滤波器模块

由公式(2)(3)可知,经正交相乘后的两路信号含有高频信号  $\cos(2\omega \tau + \theta)$ 和  $\sin 2(\omega \tau + \theta)$ ,这种高频信号的频率要远远大于随转子转动时的频率,因此本文通过低通滤波器将其消除。经过低通滤波器之后输出的两路信号只含转子位置信息  $\theta$ 的低频分量  $\sin\theta$ 和  $\cos\theta$ 。

#### 1.5 Cordic 角度细分模块

Cordic 算法模块是本设计中的核心的模块。低通滤波后的 正余弦信号携带的转子位置信息与正余弦信号的相位信息相对 应,本模块的主要目的是从正余弦信号中提取相位信息。设经 过低通滤波器输出的正余弦信号分别为:和,则正切信号为: *u*<sup>'</sup>sinθ 和 *u*<sup>''</sup>cosθ

$$\tan\theta = \frac{u''\sin\theta}{u''\cos\theta} = \frac{\sin\theta}{\cos\theta} \tag{4}$$

由式(4)可知,正切信号不受正余弦信号幅度波动的影响,因此有更好的线性度和精度。通过转换得:

$$\theta = \tan^{-1} \frac{\sin\theta}{\cos\theta} \tag{5}$$

公式(5)是开环细分方法的原理,利用反正切可以细分 出转子的位置信息θ。Cordic算法是计算反正切的常用方法。 Cordic算法基本工作原理是通过多次迭代使输入的矢量与纵轴 分量收敛于零。

圆周旋转模式迭代方程组为:

$$\begin{bmatrix} x_j \\ y_j \end{bmatrix} = \begin{bmatrix} \cos\beta & -\sin\beta \\ \sin\beta & \cos\beta \end{bmatrix} \begin{bmatrix} x_i \\ y_i \end{bmatrix}$$
(6)

公式(6)表示向量( $x_i$ , $y_i$ )到向量( $x_j$ , $y_j$ )的旋转过程,即旋转的相角为 $\beta$ ,可以通过迭代运算分多步进行角度旋转,每一步完成一次旋转,单步过程可表示为:

$$\begin{bmatrix} x_{n+1} \\ y_{n+1} \end{bmatrix} = \begin{bmatrix} \cos\beta_n & -\sin\beta_n \\ \sin\beta_n & \cos\beta_n \end{bmatrix} \begin{bmatrix} x_n \\ y_n \end{bmatrix}$$
(7)

根据公式(7),必须确切知道每步要旋转的角度。为了计 算方便,将公式(7)转为为如下形式:

$$\begin{bmatrix} x_{n+1} \\ y_{n+1} \end{bmatrix} = \cos\beta_n \begin{bmatrix} 1 & -\tan\beta_n \\ \tan\beta_n & 1 \end{bmatrix} \begin{bmatrix} x_n \\ y_n \end{bmatrix}$$
(8)

每单步旋转角度,即单次旋转最大为当 n=0 时(第一次 旋转)旋转,之后每次逐步减小,迭代次数越多,精度越高, 本设计中使用了 N=32 次迭代。最终输出角度为:

$$\theta = \sum_{n=0}^{n} s_n \beta_n \tag{9}$$

$$s_n = \begin{cases} -1, z_n < 0\\ 1, z_n \ge 0 \end{cases}$$
(10)

$$z_n = \theta - \sum_{n=0}^{N-1} s_n \beta_n \tag{11}$$

Cordic 算法将直角坐标系上的复杂运算转化为简单的移位 和加法运算,其多次迭代特性特别适合 FPGA 的流水操作, 利用 FPGA 的并行性特点能够在较小的时间完成 32 次迭代的 反正切算法,同时获得较高的分辨率。

## 2 系统分析和实验结果

本 实 验 选 用 了 Altera 公 司 的 Cyclone 3 系 列 的 EP3C40F324C8 和和 16 位 AD9850 DA 转换器同时采用 16 个 信号周期的码盘。采样周期为 400 kHz, 载波信号角速度为  $\omega$ = 2 \*  $\pi$  \* 20 000, 转子转动速度为 800 rpm。图 3 是各处理阶 段的采样值输出波形。



图 3 实验中不同阶段波形

#### 2.1 系统精度分析

受环境等因素影响, 传感器输出的调制信号并不是理想正 弦信号, 也存在像光电编码器和电磁式编码器的直流偏置误 差, 幅值误差和相位误差<sup>[4]</sup>。在数字信号处理过程中还会出现 数模转换误差, 滤波器误差和 Cordic 算法误差。

多数论文已经对直流偏置、相位迟滞、幅值增益,数模转 换等误差做过详细的讨论,本文主要分析由滤波器引起的 误差。

由于机器字长的限制数字滤波器都会产生误差,误差可归 为很多种<sup>[5]</sup>,其中由于数字滤波器进行乘法和加法运算时的舍 入误差引起的误差最为明显,以低通滤波器为例,正交相乘后 信号为 32 位,设滤波器系数均为 N 位,一个两阶 IIR 滤波器 相乘相加后输出为 32+N+4 位;而滤波器实际输出为 32 位, 此时必须对相乘相加后的计算值进行截取,为了保证截取不丢 失最高有效位同时获得较高的分辨率,必须选择合适的截取开 始位,而所处理的信号幅值是非线性变化的,对此,目前尚无 理想的精确方法,不能完全的避免由此引起的滤波器截断误 差,只能通过对滤波器输出值范围作预估,在不影响最高位有 效位的情况下,尽量保留低位以提高分辨率。

分辨率是编码器在数值读取过程中能取得的最小变化 值<sup>[6]</sup>。本实验中采用率为 400 kHz,转子转速 800 rmp,采用 16 个信号周期的码盘,可以计算出每一个采样点间隔 θ 相差 的理论值

Accuracy<sub>circle<sub>n</sub></sub> = 
$$\frac{360}{2^{20}}$$
 = 3.4 × 10<sup>-4</sup> 度

设为第 n 个点采样值,设为与同步的理论值,则。通过实验数据分析得其最大误差为 0.002 8 度,单个周期内平均误差为 0.000 8 度。

#### 2.2 系统稳定性分析

一个稳定的控制系统是伺服电机正常工作的保证。本系统 中包含了多个滤波器,如果滤波器不稳定,即使输入有微小改 变,输出也可能发生极大的变化,这将对系统造成巨大的威胁,所以滤波器的稳定性也是本系统设计的一个重要方面。

在给定滤波特性下, IIR 滤波器比 FIR 所用系数项更少, 还能实现窄带频响。本设计中的带通滤波器和低通滤波器都采 用了 IIR。

$$H(z) = \sum_{r=0}^{M} b_r z^{-r} / (1 + \sum_{k=1}^{N} a_k z^{-k}$$
(12)

若滤波器的极点都在单位圆内,则滤波器是稳定的<sup>[5]</sup>。任 何一个高阶 IIR 滤波器都可以转换为多个 2 阶 IIR 级联形 式<sup>[7]</sup>,在本设计中,用一个二阶滤波器进行时分复用,将节约 大量的乘法器资源。同时级联时每个滤波器都有 2 个极点和 2 个零点,在单独调整零点和极点时而不影响其他任何极点、零 点<sup>[8]</sup>。这种结构便于准确的调整滤波器的极点和零点,从而保 证滤波器的稳定性。

静止误差率是衡量编码器精度一个重要指标,可以通过采 样转子在静止时 Cordic 模块实际输出值来计算。其计算公 式为:

$$\theta_{max} = max(\theta_1, \theta_2, \theta_3, \dots, \theta_N)$$
(13)  
$$\theta_{max} = min(\theta_1, \theta_2, \theta_3, \dots, \theta_N)$$
(14)

$$\theta_{min} = min(\theta_1, \theta_2, \theta_3, \dots, \theta_N) \tag{14}$$

$$Resolution_{\theta} = \frac{(\theta_{max} - \theta \min)}{16}$$
(15)

其中: $\theta_{max}$ 为样本中 $\theta$ 采样最大值, $\theta_{min}$ 为样本中 $\theta$ 采样最 小值。通过对静止单点多次采样分析数据得: $\theta_{max} = 23.417$ 322 度, $\theta_{min} = 23.301$ 171度, Resolution<sub>0</sub> = 0.000726 度。

#### 2.3 系统的时间和资源消耗

本实验中采样速率为 400 kHz,即系统的最大处理时间为 2.5  $\mu$ s,如果系统的处理时间大于 2.5  $\mu$ s,将会导致采样点的 丢失,系统就无法准确的解调出转子的位置信息  $\theta$ 。FPGA 各 模块的处理时间和资源消耗在表 1 中列出。从列表可以看出, 系统各环节总耗时为: 1.05  $\mu$ s,满足设计要求。

表1 FPGA 各模块的处理时间和资源消耗

模块	计算时间/μs	资源消耗/LUT
ADC_ctrl	0.08	83
带通滤波器	0.14	410
低通滤波	0.26	1 708
Cordic 算法	0.57	3 127

#### 3 结论

本文提出了基于 FPGA 搭建的电容式编码器数据采集系统,采用带通滤波器、同步正交解调、低通滤波器、Cordic 算法等获取位置信息。同时对系统的稳定性和误差作了详细分析。实验结果表明,系统能够精确的解调出编码器输出的位置信息,同时还能获得良好的分辨率和精度<sup>[9]</sup>。

#### 参考文献:

- [1] 李予全, 李新正. 正余弦编码器细分装置的设计 [J]. 微电机, 2010 (12): 48-52.
- [2] 贺传敏,杨建武. 一种新型实现高倍编码器细分的软件设计 [J]. 电子测量技术,2008 (8):103-108.
- [3] Miyashita K, Takahashi T, Yamanaka M. Features of a Magnetic Rotary Encoder [J]. IEEE Transactions on Magnetics, 1987, 23 (5): 2182-2184.
- [4]代 杰,樊瑜瑾,张学丽.基于单片机的光电编码器位置检测系统
  设计 [J]. 计算机测量与控制, 2011, 19 (1): 17-19.
- [5] 杜存纲,韩 威. 数字滤波器的稳定性及舍入误差分析 [J]. 西 北师范大学学报; 1998, 34: 58-62.
- [6] 麻远扬, 胡永杠. 轴角编码器的设计与应用 [J]. 计算机测量与控制, 2007, 15 (8): 1084-1086.
- [7] 陈居现,李英堂,李英勇.基于步进电机的一种运动控制系统设计 [J].电机与控制应用,2012 (9):12-15。
- [8] 赵文峰, 乔彦峰. 25 位绝对式光电编码器数据采集细分系统 [J]. 计算机测量与控制, 2014, 22 (1): 242-244.
- [9] Sloyan T J. Capacitive Encoder Habing Multiple Precision Outputs
  [J]. United States Patent 1986, 23 (11): 340-347.