

一种用于分布式控制的光纤通信协议设计与仿真

王首浩, 仲 悅, 张 巍, 王怀侠

(北京精密机电控制设备研究, 北京 100076)

摘要: 针对航天飞行控制系统特点, 对比了光纤通道协议的三种拓扑结构的应用, 对实际特定应用中功能与需求结合不紧密的方面进行研究, 提出了一种适用于航天领域分布式控制的光纤通信协议; 详细描述了协议的功能框架、拓扑结构和数据格式, 基于 FPGA 搭建了通信协议的实现平台, 着重描述了工作流程和状态机设计, 最后对协议设计进行了多节点通信仿真; 结果表明通信协议能够满足分布式控制需求; 对于未来光纤总线在航天领域的应用具有推广意义。

关键词: 光纤通信; 协议; 高速收发器; 现场可编程门阵列; 仿真

Design and Simulation of Distributed Optical Fiber Communication Protocol

Wang Shouhao, Zhong Yue, Zhang Wei, Wang Huaxia

(Beijing Research Institute of Precision Mechatronics and Control, Beijing 100076, China)

Abstract: For space flight control system features, the article compares the application of the three kinds of topology structure. And research the aspects of the function and the actual demand of specific application is not tightly combined. A type of optical fiber communication protocol of the field of aerospace distributed control is proposed. The functions of the framework agreement, the topology and data formats is described in details. In this paper a platform based on FPGA is built to realize the communication protocol, The workflow and the state machine design is focusing described. The simulation results of multipoint communication is given out at last. The article promotes the application of optical fiber in space.

Keywords: fiber communication; protocol; GTP; FPGA; simulation

0 引言

目前箭上电子设备中, 系统之间通信主要应用 MTL—STD—1553B 军用总线, 其速率为 1 Mbps, 节点数最多 32 个。随着航天技术的发展, 箭载电子设备多, 数据量大, 控制器不得不通过对信息截位组码、配置速变、缓变参数等方式来适应通信带宽的瓶颈。为适应控制系统特别是伺服系统深层数字化的发展趋势, 提出研制新一代航天通信总线需求。

光纤通道 (FC), 是一种高速串行总线协议, 速率从 100 Mbps 到 10 Gbps, FC—AE 是光纤通道航空电子环境网络协议, 支持多种上层应用协议映射, 在航空航天系统中的应用日渐广泛, 已成为国际公认的第二代军用总线协议首选标准^[1]。光纤通道在国内航天领域的应用还处于起步和论证阶段, 可作为箭上各系统之间的主通信总线, 但由于箭上产品应用需求和环境的特殊性, 不适合系统内部直接应用, 因此设计了适用于系统内分布式控制的光纤通信协议。

1 光纤通信协议框架设计

1.1 光纤通道拓扑分析

光纤通道定义了点对点、仲裁环和交换式网络 3 种拓扑结构。

点对点拓扑, 能够实现全双工连接并提供最大带宽, 但仅限于两个节点; 仲裁环拓扑, 可以提供 127 个设备之间的高速连接, 同一时刻只有一对环端口能够进行通信, 环中的设备只有当检测到环处于空闲状态, 才能通过仲裁获得仲裁环的使用

权; 交换式网络, 可以连接多达 1 600 万个设备, 允许多个设备在同一时刻进行高速通信^[2-3]。

以伺服系统应用为例, 体积重量控制严格, 环境条件严酷, 不易携带交换机设备, 只能采用环形拓扑; 伺服系统要求一个指令周期内需完成与所有节点的通信, 如使用仲裁环, 一个指令周期内需要完成多次仲裁和通信, 每次通信非目的节点只能转发数据却不能搭载自己的数据, 总线利用率不高, 通信延时无法确定, 总线的实时性难以保证。综上, 采用环形拓扑进行适应性设计。

1.2 协议功能概述

分布式控制光纤通信协议的载体, 包括一个主控节点 M (简称 M 节点), 和多个从控节点 S₁~S_n (简称 S 节点), 采用环形拓扑结构。

每个通信周期内, 由 M 节点独立 (或接受上位机) 发出指令, 指令中包含所有 S 节点的指令信息, 各 S 节点收到指令进行解析同时向下一节点转发指令; 各 S 节点响应指令后, S₁ 节点将本节点信息向 S₂ 节点传输, S₂~S_n 节点接收上一节点信息并与本节点信息合并向下一节点传输, 由 S_n 节点将所有 S 节点的数据传给 M 节点处理 (或交由上位机处理)。M 节点的与上位机的通信方式可以为目前航空航天广泛应用 1553B 总线, 也可以为光纤通道交换式网络的一个分支, 本文不对此做详述。

1.3 模型设计

根据光纤通道的模型, 建立 4 个层次的光纤通信结构模型, 0 层包括光纤通信的物理介质和高速收发器, 1 层传输协议层, 包括并串转换机制、8B/10B 编码以及容错校验控制, 2 层是信号协议层, 为实现端到端的数据块传输确定规则和实现方式, 3 层是应用层, 实现自定制协议在光纤协议上的映射^[4-5]。

1.4 协议数据格式设计

光纤通信协议中, 信息以“消息队列”的形式在总线各节点之间传输, 消息队列的格式如图 1 所示, 包含 S 节点数据帧和 M 节点指令帧, 消息队列大小由总线节点数和每一帧的字数决定, 帧格式包含帧头序列、时间标识、消息区、校验字和状态字, 帧头序列用于判断消息类型, 时间标识用于判断各节点的数据是否为同一指令周期, 指令帧的消息区包含发送给所有 S 节点的指令字, 数据帧的消息区包含全部 M 节点需要的本节点的数据信息, 校验字用于判断数据有效性, 状态字用于向 M 节点反馈 S 节点的工作状态是否正常。




图 1 消息队列格式

此外, 单独定义了自检帧头序列和自检数据, 可用于测试消息队列全部地址和光纤接口正确性。

2 通信协议的实现

基于 FPGA 设计了通信协议实现装置——节点控制器, 采用 CPU+FPGA 架构, CPU 负责对 FPGA 初始化、配置协议寄存器、读写指令和数据, 面向应用层; FPGA 负责完成协议信号层的逻辑功能, 完成传输层的数据流控制; Virtex 5 系列 FPGA 拥有丰富的资源, 使用 BLOK RAM 生成 FIFO 和双口 RAM, 用于缓冲数据和存储消息队列, 使用 GTP 收发器完成数据的高速并串转换, Virtex 5 系列 FPGA 的 GTP 收发器最高线速率可达 3.75 Gbps, 本协议设计采取 2.5 Gbps 线速率完成光纤通信, 由于使用了 8b/10b 编码, 有效数据通信速率为 2 Gbps。光模块与 GTP 收发器构成了协议的物理层^[6]。

如图 2 所示, 基于 FPGA 的协议功能框图分为接口、存储器和状态机 3 类模块。




图 2 光纤通信协议功能框图

接口包括: CPU 接口, 用于 FPGA 与主处理器进行数据

交互; GTP 接收端口, 与光模块接收端连接并实现串并转换; GTP 发送端口, 实现并串转换并与光模块发送端连接。

存储器包括: RXFIFO, 用于缓存接收的高速数据; TXFIFO, 用于缓存本节点待发送的数据; 双口 RAM (下文简称为“RAM”), 存放数据帧和指令帧, 整理形成消息队列。各节点帧在 RAM 中的地址约定统一, M 节点使用 RAM 全部地址空间, Sn 节点使用 RAM 中 M 指令帧和 S₁~S_n 数据帧的地址空间。

状态机主要包括 CPU 端口状态机、GTP 接收状态机、GTP 发送状态机和控制切换开关, 用于完成各接口之间及存储器之间协调工作, 完成数据类型检测、标志信号的输出和检测、数据流的控制、存储器的操作和中断信号的产生等。

2.1 CPU 端口状态机设计

主要任务, 通过检测 CPU 写入信息的帧头序列来判断信息类型, 当 CPU 写入完成后, 输出相应的 CPU 写 RAM 完成信号, 包括 CPU 写自检完成, CPU 写指令完成和 CPU 写数据完成。

状态转移流程如图 3 所示, CPU 端口状态机检测到写信号有效后, 进行序列检测, 根据不同的帧头序列加载计数溢出寄存器, 对 CPU 写入字数累加, 计数溢出后说明一帧信息写入完成, 向 GTP 接收状态机输出 CPU 写 RAM 完成信号。




图 3 CPU 端口状态转移流程图

2.2 GTP 接收状态机设计

主要任务, 检测 CPU 写入信息类型和完成情况; 检测 GTP 接收端口的信息类型并将接收信息写入 RAM; 检测消息队列写入 TXFIFO 情况; 状态机的输入信号包括: GTP 接收控制逻辑(帧起始、结束信号), TXFIFO 读 RAM 完成信号, RXFIFO 的空信号; 输出信号有: 写 RAM 完成信号(包括写自检完成、写指令完成、写数据完成)、CPU 中断信号, 接收数据写地址、逻辑, 写 RAM 完成信号, RXFIFO 的使能信号。

GTP 接收状态机功能需求, 各节点均能响应自检信息; 此外, 根据节点不同, 状态机处理方式略有不同, 详见表 1, 其中, 产生中断信号可以通知 CPU 读取需要的信息, 产生写 RAM 完成信号可以通知 GTP 发送状态机向下一节点发送信息。

表 1 节点接收中断表

节点	接收信息类型	产生 CPU 中断	产生写 RAM 完成
M	指令	否	否
M	数据	是	否
S1	指令	是	是
$S_2 \sim S_n$	指令	是	是
$S_2 \sim S_n$	数据	否	是

GTP 接收状态转移流程如图 4 所示，处理的信息来自本节点 CPU 写入信息和 GTP 接收端口信息。对于 CPU 写入信息分 4 种情况：单节点自检时，不接收其它节点信息，本节点 GTP 发送端与接收端相连，当 CPU 写入自检信息后，直接产生写 RAM 完成信号进行环回测试；对于 M 节点，CPU 写入指令后，直接产生写 RAM 完成信号，通知发送端口向下一节点发出指令；对于 S1 节点，CPU 写入数据后，直接产生写 RAM 完成信号，通知发送端口向下一节点转发数据；对于 $S_2 \sim S_n$ 节点，CPU 写入数据后，与接收的上一节点数据共同向下一节点发送。对于 GTP 接收端口信息，当检测到帧起始信号有效时，在 RXFIFO 中检测帧头序列，如果在帧结束信息有效时还未检测到有效的帧头序列，重新进入空闲状态；当检测到有效的帧头序列后，根据信息类型不同，将 RXFIFO 中的数据依次写入不同的 RAM 地址；M 节点收回指令后，不产生 CPU 中断，只将指令写到 RAM 的相应位置；M 节点收到数据后，产生 CPU 中断，通知 CPU 读取整个消息队列进行处理；S 节点收到指令后，产生 CPU 中断，通知 CPU 读取指令；S 节点收到数据后，不产生中断，只等本节点 CPU 写完数据后，一同向下一节点发送。

2.3 GTP 发送状态机设计

主要任务，检测写 RAM 完成并向下一节点发送消息队




图 4 GTP 接收状态转换流程图

列，状态机的输入信号为写 RAM 完成信号，输出信号包括发送数据读地址、逻辑，TXFIFO 控制逻辑和 TXFIFO 读 RAM 完成信号。

GTP 发送状态机的功能需求：各节点均能发送自检信息，此外，根据节点不同，状态机处理方式略有不同，详见表 2。

表 2 节点发送信息类型表

节点	发指令	发数据	转发指令	转发数据
M	是	否	否	否
S1	否	是	是	否
$S_2 \sim S_n$	否	是	是	是

GTP 发送状态转移流程如图 5 所示：当检测到 GTP 接收状态机输出的写 RAM 完成信号有效时，根据信息类型不同，配置 TXFIFO 读取 RAM 的起始地址和范围，GTP 发送状态机将 RAM 中消息队列的数据帧或指令帧读入 TXFIFO，TXFIFO 读满后向 GTP 接收状态机输出读 RAM 完成信号，使 GTP 接收状态机进入空闲状态等待检测下一次指令触发。

3 通信协议仿真

对实现协议的代码进行了自检测试仿真，点对点通信仿真和 4 节点环形通信仿真，自检测试比较简单，这里不再赘述，多节点通信中，4 节点是比较有代表性的，能够较全面的覆盖状态机的分支，理论上如果 4 节点仿真能通过，那么任意多节点的通信均可完成。

根据协议设计验证需求，建立测试平台，其中包含 1 个 M 节点，3 个 S 节点，在图 6 所示仿真波形中以 M_port、S1_port、S2_port、S3_port 标记，FPGA 时钟频率为 125 MHz，GTP 收发器速率为 2.5 Gbps。指令帧包含 16 word，数据帧包含 24 word，双口 RAM 为 128 word。参考 DSP 的读写接口，采用 task 方式描述 CPU 读写激励波形，建立了 M 节点 CPU 写指令任务 (M_DSP_WRITE_CMD)、读数据任务 (M_DSP_READ_DATA) 和 S 节点读指令任务 (S_DSP_READ_CMD)、写数据任务 (S_DSP_WRITE_DATA)，各节点任务独立描述，仿真流程部分代码如下，S1—3 描述方式相同，这里只以 S1 的代码表述：4 个节点并行执行，由 M 节点先写指令，依次传递，S 节点收到指令后会产生中断信号 o_irq_dsp_S1，DSP 才会开始写数据，数据从 S1 节点依次传递，M 节点收到 S3 的数据后产生中断，开始读取数据，一个指令周期的通信完成。

```

initial begin
    M_DSP_WRITE_CMD;
    @(posedge o_irq_dsp_M);
    M_DSP_READ_DATA;
    100;
    stop;

```

(下转第 3064 页)

动测试程序，解决了此型号电路板传统人工功能测试效率低、需要辅助测试设备多、定位故障困难的问题。通过多次模拟实验证明了测试程序的可行性和可靠性；为同类板件测试程序开发，提供了参考；自动测试消耗时间短，定位故障准确，具有一定的军事和经济效益。

参考文献：

- [1] 王岱钏. 基于边界扫描的远程电子设备自动测试技术研究 [D]. 太原: 中北大学, 2011.
- [2] 谢明恩. 可测试性设计技术及应用研究 [D]. 南京: 南京航空航天大学, 2007.
- [3] Kenneth P. Observation on the 1149. x family of standards [A]. International Test Conference [C]. 1994.

(上接第 3046 页)

end

```
initial begin
    @ (posedge o_irq_dsp_S1);
    S1_DSP_READ_CMD;
    100;
    S1_DSP_WRITE_DATA;
    100;
    stop;
End
```




图 5 GTP 发送状态转移流程图

从图 6 可见，仿真结果达到了设计目标，从 M 节点发指令到 S3 节点收完指令用时 $1.66 \mu s$ ，从 S1 节点发数据到 M 节点收完数据用时 $3.14 \mu s$ ，完成了 4 个节点的光纤总线通信。

一般来说，箭上伺服控制系统的指令周期为 $10\sim20$ ms，在测试阶段指令周期使用 1 ms，可以使用 $100 \mu s$ 的时间来

- [4] IEEE Standards Board. IEEE Standard 1149. 1. — 1990 [S]. New York, USA, 1990.
- [5] 于德伟. 基于边界扫描的数字系统可测性设计研究 [D]. 哈尔滨: 哈尔滨工业大学, 2006.
- [6] 陈星, 黄考利, 连光耀, 等. 从 1149.1 标准到 1149.7 标准分析边界扫描技术的发展 [J]. 计算机测量与控制, 2009, 17 (8): 1460—1462.
- [7] 齐丽彬. 电子功能模块边界扫描测试技术研究 [D]. 哈尔滨: 哈尔滨理工大学, 2008.
- [8] 张磊, 于晓辉, 刘冲. JTAG 测试中扫描链的配置问题研究 [J]. 电光与控制, 2010, 17 (6): 85—88.
- [9] 杨俊泰. 基于边界扫描技术的雷达电路板故障自动诊断的研究与实现 [D]. 成都: 电子科技大学, 2010.

进行光纤总线通信，按此时间计算，一个环形总线上可以有 $16\sim32$ 个节点。




图 6 4 节点光纤通信仿真波形图

4 结论

光纤通信在民用市场已经十分成熟，光纤总线技术在航空电子中的应用日趋深入，相信在下一代航天箭载电子产品中，光纤总线将占有重要地位，所有的计算机、控制器、传感器均可通过光纤总线组网联系起来，实现带宽高、延时小、电磁兼容性优的深层数字化控制系统，用于分布式控制的光纤通信协议及实现为未来光纤总线在航天产品上应用提供了一种有针对性的解决方案。

参考文献：

- [1] 赵永库, 王昆睿. 新一代军用飞机航空电子数据总线标准选择 [J]. 数据采集与处理, 2012, 27 (2): 418—422.
- [2] ANSI. TR - INCITS XXX - 200X fibre channel avionics environment (FC-AE) [S]. Rev 2. 6. US: ANSI, 2002: 1—10.
- [3] 苏连栋. 光纤通道在综合航电系统应用中的关键技术 [J]. 飞机设计, 2007, 27 (4): 66—70.
- [4] 王世奎, 王国庆, 王红春, 等. 航空电子光纤通道高层轻量协议的研究 [J]. 航空计算技术, 2007, 37 (2): 108—111.
- [5] 罗昕, 张延园. 高性能光纤通道上实现 1553B 协议的研究 [J]. 计算机测量与控制, 2008, 16 (8): 1128—1131.
- [6] xilinx. LogiCORE IP Virtex-5 FPGA RocketIO GTP Transceiver Wizard [Z]. 2010, 4: 1—4.